quartusii的原理图输入设计

《quartusii的原理图输入设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、QuartusII的原理图输入设计--------计数译码及显示电路一、实验目的1、熟悉和掌握QuartusII软件的使用方法；2、学习和掌握基于原理图输入的EDA设计流程和设计方法；3、学习和掌握用EDA实验开发系统进行硬件验证的方法。二、实验内容用一片74160和一片7448设计一个计数、译码及显示电路。三、实验条件（1）电脑。（2）开发软件：MAX+PLUSII。（3）实验设备：EL—EDA—V型、EDA实验开发系统。（4）拟用芯片：ACEX1K:EP1K100QC208-3。四、实验设计（1）、用一片74160设计的计数器的逻辑电路图（2）、用一片7448设计的译码器的

2、逻辑电路图（3）计数、译码及显示电路的逻辑电路图（4）、仿真波形(5)管脚锁定全加器引脚CLKCLRENL[0]…L[6]COEPF1K100QC208-3芯片Pin78Pin7Pin8Pin90…Pin97Pin36EDA实验开发系统CLK5D0D1a…gLED0五、实验结果及总结（1）系统仿真情况系统功能仿真结果与时序仿真结果分别如图1、图2所示：图1、系统功能仿真结果图2、系统时序仿真结果从系统仿真结果可以看出，本系统完全符合设计要求。同时从系统时序仿真结果可以看出，从输入到输出有一定的延时，在75ms左右，这正是器件延时特性的反映。（2）硬件验证情况CLK接CLK5，C

3、LR接键1，EN接键2，CO接发光二极管D1，L[0]~L[6]接发光二极管D2~D8，BO接发光二极管D9，用一片74160和一片7448设计一个计数、译码及显示电路硬件验证结果表如下表所示。。从实验结果可以看出，本系统完全符合设计要求。CLK010101010101CLR111100111111EN111111110011CO000000000000L[6]000100000001L[5]100011100000L[4]100111100001L[3]100111100001L[2]111001111110L[1]111111111111L[0]100111100001（3

4、）实验过程中出现的问题及解决办法经过绘制一片74160和一片7448设计一个计数、译码及显示电路的原理图输入，由于从图形设计文件创建模块JS和YM在总原理图中的连线用细线连接，而出现错误，分析了编译的错误并改正，将模块连接的细线换成总线连接，再进行全编译，直至出现成功。接着进行仿真和引脚锁定再编译，出现正确，在EDA实验开发系统进行硬件测试。经测试实验结果完全正确。