基于fpga的多功能数字钟设计实现

基于fpga的多功能数字钟设计实现

ID:16553519

大小:1.10 MB

页数:35页

时间:2018-08-22

基于fpga的多功能数字钟设计实现_第1页
基于fpga的多功能数字钟设计实现_第2页
基于fpga的多功能数字钟设计实现_第3页
基于fpga的多功能数字钟设计实现_第4页
基于fpga的多功能数字钟设计实现_第5页
资源描述:

《基于fpga的多功能数字钟设计实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电子技术课程设计设计报告题目:基于FPGA的多功能数字钟设计实现班级:姓名:学号:指导教师:上交日期:2017.5.2135摘要本设计为基于FPGA的多功能数字钟设计实现,具有计时、校对、闹钟、报整点等基础功能,以及日期、秒表、电子琴、延时闹钟、音乐闹钟等拓展功能。本设计采用EDA技术,以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件,在QUARTUSII工具软件环境下,采用自顶向下的设计方法,由各个基本模块共同构建了一个基于FPGA的数字钟。系统采用AleraDE0开发板,并外接了蜂鸣器电路。系统由分频模块、计时模块

2、、闹钟模块、控制模块、显示模块、秒表模块、音乐模块、日期模块、电子琴模块组成。经编译和仿真所设计的程序,在可编程逻辑器件上下载验证,本系统能够完成需求功能。关键词:数字时钟,硬件描述语言,VerilogHDL,FPGA35目录摘要2目录31绪论51.1背景51.2项目创意72需求分析82.1任务目标82.2元件清单82.3小组分工93系统设计93.1系统主板电路分析93.2模块化设计方案164模块电路设计174.1顶层模块174.2分频模块194.2.1分频模块设计194.2.2分频模块仿真214.3计时模块214.3.1计时模块

3、设计214.3.2计时模块仿真234.4控制模块244.4.1控制模块设计244.4.2控制模块仿真244.5秒表模块244.5.1秒表模块设计244.6日期模块264.6.1日期模块设计264.7电子琴模块28354.7.1电子琴模块设计285系统调试及结果分析305.1硬件检查305.2软件编译305.3调试过程及结果315.4调试注意事项326总结336.1课设中出现的问题与解决方案336.2心得体会33351绪论1.1背景现代的社会是一个信息产品广泛使用,产品的性能越来越强大,做工越来越精细,工艺越来越高,更新换代越来越迅

4、速的社会。而支持电子信息产品高速发展的是不断提高的微电子制造工艺水平和不断发展的电子产品的设计开发技术。EDA技术则正是为了适应现代电子技术的要求,吸收众多学科最新科技成果而形成的一门新技术。EDA是电子设计自动化(ElectronicsDesignAutomation)的缩写,在20世纪60年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言VerilogHDL完成设计文件,然后由计

5、算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。现代EDA技术代表了当今电子设计技术的最新发展方向,它的基本特征是采用了硬件描述语言进行电路与系统的设计,具有系统仿真和综合能力。超大规模可编程逻辑器件是EDA得以实现的硬件基础,具有硬件测试和实现快捷、开发效率高、技术维护简单、工作可靠性好等特点。现场可编程门阵列(FieldProgrammableGateArrays,FPGA

6、)是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。它是一种可编程使用的信号处理器件。通过改变配置信息,用户可对其功能进行定义,以满足设计需求。通过开发,FPGA能够实现任何数字器件的功能。与传统数字电路相比,FPGA具有可编程、高集成度、高可靠度和高速等优点。FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个概念,内部包括可配置逻辑模块CLB(Configurab

7、leLogicBlock)、输入输出模块IOB(Input35OutputBlock)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件,与传统逻辑电路和门阵列(如PAL,GAL及CPLD器件)相比,FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器再来驱动其他逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块,这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过

8、向内部静态存储单元加载编程数据来实现的,存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能,FPGA允许无限次的编程。硬件描述语言HDL(HardwareDescription

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。