61 xilinx fpga的配置设计

61 xilinx fpga的配置设计

ID:17425331

大小:582.00 KB

页数:33页

时间:2018-08-31

61 xilinx fpga的配置设计_第1页
61 xilinx fpga的配置设计_第2页
61 xilinx fpga的配置设计_第3页
61 xilinx fpga的配置设计_第4页
61 xilinx fpga的配置设计_第5页
资源描述:

《61 xilinx fpga的配置设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章FPGA的下载配置电路设计内容提要本章介绍了Xilinx公司的FPGA下载配置模式,Virtex-Ⅱ系列器件下载配置流程、模式和电路设计,Altera公司的下载电缆的结构和下载模式,Altera公司的下载电缆的配置电路设计,Altera公司的配置芯片和配置芯片构成的配置电路设计。知识要点:下载配置模式下载配置流程下载电缆配置芯片配置电路设计教学建议:本章的重点是掌握Xilinx公司和Altera公司的FPGA器件的下载配置电路设计。建议学时数为4学时。注意区分Xilinx公司和Altera公司的FPGA器件的下载配置电路设计的不同点。注意同一公司,不同下载模式的下载配置电路的设计也是不同

2、的。注意不同型号的配置芯片使用方法以及配置电路的设计,多个器件配置电路的连接方法。本章给出了一些典型的设计例,学习中可以通过改变器件型号和配置模式,进行配置电路设计的练习,加深对问题的理解。6.1Xilinx的FPGA下载配置电路设计6.1.1XilinxFPGA的下载配置模式针对不同的器件类型和应用场合,Xilinx公司为其FPGA系列产品提供了多种下载配置模式,如下所示:1.JTAG模式JTAG模式是基于IEEE1149.1和IEEE1532的下载配置模式,通过TDI(数据输入)、TDO(数据输出)、TMS(测试模式)和TCK(测试时钟)等四根信号线实现FPGA的下载与配置。在JATG模式

3、中需要其他可编程微控制器的支持。2.Parallel模式Parallel模式仅支持Virtex系列和SpartanⅡ系列器件,通过8bit的并行数据下载,实现FPGA的高速配置。Parallel模式的配置时钟CCLK由FPGA外部提供。3.MasterSerial模式MasterSerial模式支持Xilinx公司的所有FPGA产品。MasterSerial模式通过读取串行PROM的数据,实现FPGA的在线配置。在MasterSerial模式中必须使用Xilinx公司专用的PROM。MasterSerial模式的配置时钟CCLK源于FPGA内部。4.SlaveSerial模式SlaveSeri

4、al模式支持Xilinx公司的所有FPGA产品。SlaveSerial模式类似于MasterSerial模式,但其配置时钟CCLK由FPGA外部提供。在SlaveSerial模式中需要其他可编程微控制器支持。5.MasterSelectMAP模式MasterSerialMAP模式支持Virtex-Ⅱ等FPGA产品。MasterSerialMAP模式通过读取串行PROM的数据,实现FPGA的在线配置。在MasterSelectMAP模式中必须使用Xilinx公司专用的PROM。MasterSerialMAP模式的配置时钟CCLK源于FPGA内部。6.SlaveSelectMAP模式SlaveSe

5、lectMAP模式支持Virtex-Ⅱ等FPGA产品。SlaveSelectMAP模式类似于MasterSerialMAP模式,但其配置时钟CCLK由FPGA外部提供。在SlaveSelectMAP模式中需要其他可编程微控制器的支持。6.1.1XilinxFPGA的下载配置模式Xilinx公司提供两种PROM对其FPGA系列产品进行在线配置。其中,XC1800系列PROM可多次擦写,支持JTAG在线编程。XC1700系列PROM为一次性编程器件,不支持JTAG在线编程。使用第三方编程器对Xilinx公司的PROM系列产品进行下载配置时,需要对FPGA设计文件进行格式转换。在同一个FPGA的下载

6、配置电路中,为了满足不同应用要求,可以通过改变FPGA的M2、M1和M0管脚连接,实现FPGA下载配置模式的切换,即利用同一下载配置电路可以实现多种下载配置模式。在实际应用中,使用嵌入式下载配置方式,可以节约成本和简化PCB板设计。嵌入式下载配置利用微处理器或其他可编程控制器件,对FPGA产品进行下载配置。在嵌入式下载配置过程中,M2、M1、M0引脚端应设置为JTAG、SlaveSerial或SlaveSelectMAP模式,下载配置的数据可以存放在Xilinx公司专用PROM或其他存储器件中。当M2、M1、M0设置为SlaveSerial模式时,通过控制PROG_B引脚端,可以实现FPGA的

7、重新配置。当M2、M1、M0设置为SlaveSelectMAP模式时,通过控制PROG_B、RDWR_B和CS_B引脚端,可以实现FPGA的重新配置和部分配置。6.1.2Virtex-Ⅱ系列器件下载配置电路设计Xilinx公司不同类型的FPGA器件下载配置模式不完全相同,下面以Virtex-Ⅱ系列器件为例说明Xilinx公司的FPGA的下载配置设计过程。Virtex-Ⅱ系列器件的下载配置流程Vir

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。