ad模数转换模块设计教程

ad模数转换模块设计教程

ID:17626179

大小:1.25 MB

页数:11页

时间:2018-09-04

ad模数转换模块设计教程_第1页
ad模数转换模块设计教程_第2页
ad模数转换模块设计教程_第3页
ad模数转换模块设计教程_第4页
ad模数转换模块设计教程_第5页
资源描述:

《ad模数转换模块设计教程》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、A/D模数转换模块4.9.1设计目的及任务设计任务:设计一个多通道的AD模数转换电路及其外围电路功能指标:1、分辩率:8位或以上2、采样精度:±1LSB3、信号输入通道数:8个或以上模拟输入通道4、接口形式:串行或并行数据总线5、转换时间:单通道不小于100µS6、电源电压:单电压5V7、模拟输入电压范围:0~2.5V。设计要求:所设计的AD模数转换电路应满足EDP实验仪系统设计要求,并能与整个系统有效结合。以下是模数转换、参数原理以及采用TLC1543AD芯片的设计范例及其相应电路的讲解,仅供参考。4.9.2A/D转换器的基本参数和指标1.分辩率(R

2、esolution)或转换灵敏度n指数字量变化一个最小量时模拟信号的变化量,定义为满刻度与2的比值。假设一个nA/D转换器的模拟输入电压的范围是-V~+V,转换位数是n,即有2个量化电平,则分辩率(Resolution)或转换灵敏度为n△V=2V/2在同样的输入电压的时,A/D转换器的位数越高,则它的分辨率或转换灵敏度越高。2.转换速率(ConversionRate)和采样时间是指完成一次从模拟转换到数字的A/D转换所需的时间的倒数。积分型A/D的转换时间是毫秒级属低速A/D,逐次比较型A/D是微秒级属中速A/D,全并行/串并行型A/D可达到纳秒级。采

3、样时间则是另外一个概念,是指两次转换的间隔。为了保证转换的正确完成,采样速率(SampleRate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps,表示每秒采样千/百万次(kilo/Million1SamplesperSecond)。3.量化误差(QuantizingError)或有效转换位数(ENOB)由于A/D的工作原理决定A/D数值转换不能做到完全线性,必然会因有限分辩率而引起误差,即有限分辩率A/D的阶梯状转移特性曲线与无限分辩率A/D(理想A/D)的转移特性曲线(直线)之间的

4、最大偏差。通常是1个或半个最小数字量的模拟变化量,表示为1LSB、1/2LSB。它可以表征A/D转换器的精度。4.线性度(Linearity)或非线性误差指A/D转换器的实际特性转移函数与理想直线的最大偏移,它是由A/D转换器本身的电路结构和制造工艺等原因造成的。其他指标还有:绝对精度(AbsoluteAccuracy),相对精度(RelativeAccuracy),微分非线性,单调性和无错码,总谐波失真(TotalHarmonicDistotortion缩写THD)和积分非线性。5.A/D转换器的选择A/D转换器的选择包括以下几个方面:转换分辨率、

5、速度以及精度,这是A/D转换器的基本参数。模拟量的输入通道数,可以根据现场的实际来选择单通道或多通道A/D转换器。与微处理器的数据接口,有并行或者串行总线之分。串行的有SPI、I2C等协议的,但转换速率一般小于并行AD.模拟量输入,包括差分还是单端输入以及输入电平范围等。4.9.310位11路串行A/D转换器TLC15431.芯片引脚定义及说明TLC1543是TI公司的多通道、低价格的CMOS10位开关电容逐次A/D逼近模数转换器。采用串行通信接口,具有输入通道多、性价比高、易于和单片机接口的特点,芯片内部有一个14通道多路选择器可选择11个模拟

6、输入通道或3个内部自测电压中的任意一个进行测试,可广泛应用于各种数据采集系统。主要技术指标如下:分辩率:10位总的不可调整误差:±1LSBMax信号输入:11个模拟输入通道内置采样与保持电路3路内置自测试方式接口形式:SPI串行数据总线转换时间:典型最大10µS2电源电压:单电源5VTLC1543采用20脚DIP封装,引脚排列如图4-9-1所示。各管脚功能说明如下:A0~A10:11路模拟信号输入端,模拟信号输入由内部多路器选择REF+:基准电压正(通常为VCC或采用基准电压)REF-:基准电压负端(通常为地)/CS:片选端,/

7、CS端的一个下降沿变化将复位内部计数器同时控制和使能ADDRESS、I/OCLOCK和DATAOUT。ADDRESS:串行数据输入端,是一个4位的串行地址,用来选择下一个即将被转换的模拟输入或测试电压。DATAOUT:A/D转换结束后三态串行数据输出端。I/OCLOCK:为数据输入/输出提供同步时钟。EOC:转换结束端。在第十个I/OCLOCK该输出端从逻辑高电平变为低电平并保持低直到转换完成及数据准备传输。A0VCC120A1EOC219A2I/OCLK318A3ADDRESS417A45DATAOUT516A555CS615A6575REF

8、+14A755REF-_813A859512A11GND105115A955图4-9-1:TL

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。