ddr sdram工作机制简介

《ddr sdram工作机制简介》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、DDRSDRAM工作机制简介DDRSDRAM简称DDRSDRAM:DoubleDataRateSDRAM，即双倍速率同步动态随机存储器。双倍速率指能够在时钟的上升沿和下降沿各传输一次数据.（SDRAM:SynchronousDynamicRandomAccessMemory，：['siŋkrənəs]同时的，同周期的;同步的；能动的;动态的，有活力的;有生气的;强有力的[dai'næmik]；['rændəm]胡乱的;随便的,任意的随机的；：['ækses]通道,入口,门路；【电脑】存取;取出[U]；同步动态随机存储器，同步是指Memory工作需要同步时钟，内部

2、的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。）DDRSDRAM是在SDRSDRAM内存基础上发展而来的,SDRSDRAM在一个时钟周期内只传输一次数据,它在时钟上升沿进行数据传输,而DDRSDRAM在时钟的上升沿和下降沿都可传输数据,因此传输数据的等效频率是工作频率的两倍.DDRSDRAM后续简称DDR,为描述方便DDRSDRAM在FPGA系统中的应用　在该系统中，由FPGA完成各模块之间的接口控制。FPGA接收从前端传送过来的高速数字信号，并将其存储在DDR中

3、；DSP通过FPGA读取DDR中的数据．DSP信号处理后再送回到DDR，最后由FPGA负责将数据输出。（图1所示）FPGA:现场可编程门阵列,相当于可编程半导体器件。DDRSDRAM在FPGA系统的结构图Input：数字视频流＋标准IIS数字音频流Processor：Input送给FPGA+DDR子系统，实现音频视频分别缓存延迟，延迟后的数据通过系统内部的视频合成器和音频合成器，输出合成后的视频流和音频流Output：合成后的数字视频流＋标准IIS数字音频流（见图2所示）图2结构图DDRSDRAM缓存子系统介绍如下：1．Processor:FPGA+DDR子系统

4、:加工者;制造者电脑】信息处理器;处理程序Processor子系统分为两个主要模块：音视频缓存控制模块(A/VFIFOLogicModule)和接口控制模块(CtrlLogicModule)（见图3所示）图32．音视频缓存控制模块(A/VFIFO内部逻辑)n转换总线宽度n音频、视频数据分别送给仲裁逻辑n仲裁逻辑内部包含一个多跳转的状态机，负责视频和音频以及RAM的动态刷新、中断的排队和数据读写操作，同时内含地址管理模块，实现音视频数据的分区存储和FIFO功能。FirstInputFirstOutputn延迟后的数据由DDR控制器模块从DDRSDRAM中取出，同样

5、经过仲裁逻辑分配给视频通道或音频通道，经过后端视频和音频合成器将数据恢复成为输入时的格式，最后送出FPGA。（见图4所示）图43．缓存控制模块---关键逻辑和算法--A/V刷新中断排队和互斥管理逻辑有效的管理逻辑->防止任何数据或刷新操作丢失（见图5所示）图5音视频数据操作状态转移图4.缓存控制模块---关键逻辑和算法---地址管理和FIFO溢出判别n因为音视频的地址是分开管理的，所以也可实现音视频的同步调整n视频和音频的数据率是不同的，所占用的空间也不同，内存空间分为3个区：视频存储区、音频存储区和扩展功能保留区，分区大小和延迟时间设置有关，可以根据用户的控制

6、实时改变，同时提供错误检测逻辑，如果用户的设置超过系统配置限制（如容量或时间精度），系统自动设置为相近的有效值。(见图6所示)图6FIFO地址分区管理5.接口控制模块内部子模块逻辑结构n当前级FIFO控制单元有视频、音频或刷新操作时，会发出相应的中断请求：wr_int,rd_int,ref_int，在DDR控制模块看来，这几个中断应该同优先级并且互斥.n响应数据写中断后，从总线上取得数据和地址,经过内部状态机的判断后，数据和地址被送入各自通道，复用后以DDR写时序写入DDR,相应的命令和控制线信号也一同发出，完成写操作后，返回给前级FIFO控制单元一个ack信号

7、，等待下一个中断操作.n读数据和刷新操作原理大致相同。(见图7所示)图7DDR控制器模块逻辑结构DDRSDRAM的系统控制流程1.系统上电后，DDR处于空闲状态(Idle).2.初始化DDR3.当处于空闲状态时,控制器会每隔一个刷新周期,对DDR进行自动刷新.4.当处于空闲状态时,用户还可以重置模式寄存器.5.读/写操作顺序:先激活(Ac—tive)将要读(写)的行，对该行进行连续的突发读/写操作，用户发送突发终止命令,控制器自动产生预充电命令来关闭当前行。(见图8所示)图8控制器状态转移图n在DDR能够被存取数据之前，需要先对其初始化。n初始化后，DDR便进入

8、正常的工作状态，可对存储