生成与校验的设计实现--计算机组成原理课程设计

《生成与校验的设计实现--计算机组成原理课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：CRC生成与校验的设计实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：说明：结论（优秀、良好、中等、及格、不及格）作为相关教环节考核必要依据；格式不符合要求；数据不实,不予通过。报告和电子数据必须作为实验现象重复的关键依据。学术诚信声明本人声明：所呈交的报告（含电子版及数据文件）是我个人在导师指导下独立进行设计工作及取得的研究结果。尽我所知，除了文中特别加以标注或致谢中所罗列的内容以外，报告中不包含其他人己经发表或撰写过的研究结果，也不包含其它教育机构使用过的材料。与

2、我一同工作的同学对本研究所做的任何贡献均己在报告中做了明确的说明并表示了谢意。报告资料及实验数据若有不实之处，本人愿意接受本教学环节“不及格”和“重修或重做”的评分结论并承担相关一切后果。本人签名:日期：年月日课程设计总结：一开始老师的要求要用modelsim进行仿真，不得不安装新的软件，各种尝试进行破解终于是能使用了。然后借《VerilogHDL设计与实战》学习verilog，发现和c语言很类似，从初步构思到一步步完善直到最后完成整个课程设计，让我更好的巩固了自己所学的知识。翻阅图书去学习一些没有接触过的知识让我更好的了解了这门课程，增强的实践动手能力。在老师和同学的

3、帮助下，从编程到仿真一步一步的去实现课设任务。本学期开设的计算机组成原理课程，让我不但从概念上掌握了计算机内部的工作机制，并且能够学以致用，自主完成这次课程设计。虽然过程中有迷茫，但是作为一名合格的学生，我坚信我可以做到。在老师和同学的帮助下，我没有胆怯，一步步踏踏实实的完成老师分配的工作。不抛弃不放弃，坚持不懈，只有这样的态度，在面对无论是来自学习还是生活的困难，我们才能克服它们，完成自我的升华。指导教师评语：指导教师(签字)：　　　　　　年月日课程设计成绩目录第1章总体设计方案-1-1.1设计原理-1-1.2设计思路-1-1.3设计环境-2-第2章详细设计方案-4-

4、2.1CRC码的生成-4-2.2CRC码的检测-5-第3章调试与仿真-6-3.1程序调试-6-3.2程序测试及结果分析-6-参考文献-9-附录（源代码）-10-沈阳航空航天大学课程设计报告第1章总体设计方案第1章总体设计方案1.1设计原理CRC码即循环冗余码，可以发现信息在存储或传送过程中连续出现的多为错误代码，在磁介质存储器和计算机之间的通信方面得到广泛应用。CRC码由k位数据D和r位校验码P组成，设被校验的数据是一个k位的二进制代码，将它表示为一个(k-1)阶的多项式：(1-1)将D左移r位的目的是给D右边添加r个0，形成(k+r)位长度二进制代码，其多项式形式为M

5、(x)×。求校验码P的多项式R(X)的方法如下： (1-2)Q(x)是商，R(x)是余数，R(x)所对应的二进制代码是校验码P。可以证明存在一个最高次幂为n-k=r的多项式G(x),称G(x)为生成多项式。由式(1-2)可以推导出(1-3)由式(1-3)可知，CRC码可被G(x)整除，余数必然为0。接收方将收到的CRC码被G(x)除，若余数为0，则表明传送过程中没有错误发生；若余数不为0，则表明传送过程中有错误发生。1.2设计思路课程设计的要求是数据位数为4位的二进制数，生成多项式G(x)也-3-沈阳航空航天大学课程设计报告第1章总体设计方案是4位的二进制数，故CRC码

6、由4位信息码和3位校验码组成。输入的4位信息码和4位生成多项式分别保存在inf和gx里，通过verilog编程进行模2除，可计算出最终的余数即为3位检验码，然后将信息码和检验码合在一起保存在outcrc中输出，得到的就是要求的CRC码。将outcrc中的数据与先前的gx进行模2除，最终得到的余数temp。在gx=1011时余数与发生错误的位数的关系如表1所示。表1gx=1011时的出错模式Q6Q5Q4Q3Q2Q1Q0余数出错位正确1100010000无错误1100011001Q01100000010Q11100110100Q21101010011Q31110010110

7、Q41000010111Q50100010101Q61.2设计环境在QuartusII中用verilog编写程序得到电路图，再在modelsim中进行仿真。QuartusII界面如图1所示。-3-沈阳航空航天大学课程设计报告第1章总体设计方案图1QuartusII界面ModelSim仿真软件界面如图2所示。图2ModelSim界面-3-沈阳航空航天大学课程设计报告第2章详细设计方案第2章详细设计方案在quartusII中用verilog编程，用四位的对象inf保存输入的信息数据，四位的对象gx保存输入的生成多项式，七位的reg类型的对象o