fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现

fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现

ID:18544043

大小:427.50 KB

页数:6页

时间:2018-09-18

fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现_第1页
fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现_第2页
fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现_第3页
fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现_第4页
fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现_第5页
资源描述:

《fpga_asic-基于软件无线电的gmsk通信收发机及其fpga实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、http://www.elecfans.com/电子发烧友解决方案基于软件无线电的GMSK通信收发机及其FPGA实现蒋济懋李绍荣电子科技大学光电信息学院,四川成都(610054)E-mail:hellojjm@gmail.com【摘要】:阐述了GMSK调制解调的原理与特点,介绍了其在软件无线电系统中的FPGA实现,并对其关键技术进行了分析,最后给出了在FPGA中GMSK信号调制解调的信号仿真图。与传统的通信收发系统不同,该系统的调制解调,上下变频,滤波,同步抽样判决等工作都是通过软件实现的。由于硬件平台的通用性,在该方案中,只需通过软件修改基带调制解调方式,就可以移

2、植到其他通信制式中去,例如OFDM,QPSK等,具有很强的可移植性、灵活性。关键词:软件无线电GMSKFPGA中图分类号:TP334.22http://www.elecfans.com/电子发烧友1.引言所谓软件无线电,是指构造一个具有标准化、模块化、开放性的硬件平台,将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成,同时使宽带A/D转换器尽可能靠近天线,以充分实现数字化,提高可编程性。软件无线电在现代通信中占有重要地位更是未来通信乃至未来无线电技术的发展方向。现代通信系统的发展趋势是通信频段越来越高,那么自然对信号处理速度的要求也越

3、来越高,这就需要一种处理速度很高处理数据量很大的处理器,而FPGA正是一个合适的选择,所以FPGA对软件无线电系统的发展有着很重要的作用。作为软件无线电系统中重要组成部分的调制解调技术一直是通信领域的热点课题。最小高斯频移键控(GMSK)是一种典型的连续相位调制方式。GMSK信号具有优良的功率谱特性(功率谱旁瓣快衰减特性),在对信号频带严格限制的各种数字通信领域中得到广泛的应用,又由于其包络恒定,在具有限幅特性的C类放大器构成的非线性信道中体现出比QPSK相位调制更多的优势,因而在无线通信领域得到了广泛应用,如GMS系统、GPRS系统、无线局域网、航空数据链、卫星通

4、信等。目前,GMSK信号已经成为地面蜂窝移动通信系统的一种标准。2.软件无线电中的GMSK收发系统功能与结构2.1发射机部分:原始码元信号首先经过双极性编码,然后对其进行采样,经过插值提高数据采样率,通过高斯低通滤波器对原始信号进行带宽限制处理,然后对限带信号进行MSK基带调制,生成相互正交的I、Q两路基带信号,I、Q两路信号再分别与在载波、相乘,最终再通过加法器,使两路信号相加,得到最终的GMSK调制信号,通过DA送到天线部分[1]。发射机结构框图如图1。图1发射机结构http://www.elecfans.com/电子发烧友2.2接收机部分:经过AD采样过后的G

5、MSK信号首先分别和数字载波、相乘,再通过低通滤波器,得到I、Q两路信号,对I、Q信号通过MSK解调,得到基带信号,通过CIC抽取滤波器后,降低基带信号的采样率,最后对解调后的基带信号做位同步、抽样判决,最后解码恢复出原始码元[1]。接收机结构框图如图2所示。图2接收机结构3.GMSK通信收发系统在FPGA中的实现在本系统中,我们采用1片xilinx公司的spartan-3的50万门FPGA(XC4S500)实现所有的通信实时收发,设定原始码元速率为50KHz,系统采样率为500KHz,数字中频载波为62.5KHz,系统主时钟为50MHz。在整个GMSK通信收发系统

6、中,最为关键与核心的有3个模块的FPGA实现:数字滤波器模块,调制解调模块,上下变频模块。3.1高斯数字低通滤波器模块GMSK调制解调通信系统中,MSK调制前需要加一个预调制滤波器,对信号带宽进行限制,抑制信号高频分量、带外辐射功率,同时防止过大的瞬时频偏,而高斯低通滤波器就是一种满足限带特性的预调制滤波器。本系统中,我们选择高斯低通滤波器的BT=0.5,以达到限制源码带宽和减小基带波形码间串扰的平衡,B为高斯滤波器的3dB带宽,T为码元间隔,由于源码速率为50K,所以T=1/50K,B=25KHz。传统滤波器采用乘累加式结构,当滤波器阶数过高时,会占用大量硬件乘法

7、器和块RAM资源,运算速率比较慢。而FPGA中自身的查找表结构和丰富的触发器资源,令我们可以采用分布式算法实现FIR低通滤波,提高运算速度,实现高速信号处理。设是滤波器系数,是n时刻的第k个采样输入数据,y(n)为n时刻的系统响应。(1)式(1)中,可以写成下式(2)的形式:(2)(2)式中,B为数据格式的字长,为变量的二进制位,只有”0”和”1”两种状态,将(2)代入(1)中:括号里的每一乘积项代表着输入变量的某一位与常量的二进制“与”操作,加号代表着算术和操作,指数因子对括号中的和加权。如果事先构造一查找表,该表存储着括号中所有的可能值,就可以通过所有输入变

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。