数字时钟设计与制作

数字时钟设计与制作

ID:18742229

大小:581.00 KB

页数:13页

时间:2018-09-22

数字时钟设计与制作_第1页
数字时钟设计与制作_第2页
数字时钟设计与制作_第3页
数字时钟设计与制作_第4页
数字时钟设计与制作_第5页
资源描述:

《数字时钟设计与制作》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实训报告一、实训目的1、了解数字时钟的组成及工作原理2、进一步熟悉protel99SEEDA软件的功能3、进一步熟悉数字时钟的功能及集成电路的引脚分配4、掌握各芯片的逻辑功能及使用方法二、实训内容利用protel99SEEDA软件设计数字时钟的原理图及PCB电路板三、设计要求1、数字时钟时的计时要求为24翻1,分和秒的计时要求为60进制2、准确计时,以数字形式显示时、分、秒的时间3、校准时间4、画出电路原理图及PCB电路板四、设计原理1、数字时钟的构成数字时钟是由脉冲发生器、计数器、译码器显示驱动电路和校时电路组成。振荡器产生稳定的

2、高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。由于计时会出现误差时,则需加校时电路对时、分进行校准。其组成框图如下图:第13页共13页2、数字时钟的工作原理1)脉冲发生器电路采用了32768Hz的石英晶振经过CD4060十四级二分频后,在经过74LS74一级二分频,共十五级分频产生1Hz的标准脉冲信号。其电路图如下:2)时间计数器计时器是一种计算输入脉冲的时序逻辑网络,被计数

3、的输入信号就是时序网络的时钟脉冲,它不仅可以计数而且还可以用来完成其他的特定逻辑功能,如测量、定时控制、数字运算等。数字时钟的计数电路是用两个六十进制计数电路和24翻1计数电路实现的第13页共13页。数字时钟的计数电路的设计可以用反馈归零法。当计数器正常计数时,反馈门不起作用,只有当进位脉冲到来时,反馈信号将计数电路清零,实现相应模的循环计数。秒计数器是由双四位同步十进制加法计数器组成的六十进制计数器,其功能表如下根据功能表,当1脚cp脉冲为0,2脚EN下降时计数器做十进制加法计数,当个位计数到9,即1001时时钟清零,同时向引脚1

4、0即十位计数器的EN端送进一个下降脉冲,使十位计数器进一,当秒计数到60时,向分计时器送出一个脉冲信号,同时向秒计时器送清零信号,使秒计数清零。分计时器的工作原理与秒计时器相同,其时钟脉冲来自于秒进位,其频率为1/60Hz。时计时器的工作原理同秒计数器相似,但计时器单元应为24进制计数器,其时钟脉冲来自于分进位,其频率为1/3600Hz。电路图如下:3)译码显示驱动电路译码显示电路的功能是将时、分、秒计数器输出的4位代码翻译并显示相应的十进制数的状态,通常译码器和显示器是配套使用的。计数器实现了对时间的累计以8421BCD码形式输出

5、,用CD4511电路将计数器的输出数码转换为LED-7数码管所需要的输出逻辑和一定的电流。其译码显示过程为:把计时器的输出数码接到驱动译码电路的U14、U13上,把秒计数器产生的60进位的二进制信号译成断代码,并驱动数码管DS6、DS5显示秒的十位与个位。、同理,U12、U11驱动数码管DS4、DS3显示分的十位与个位,U10、U9驱动数码管DS2、DS1显示时的十位与个位。其电路图如下:第13页共13页4)、校时电路在刚接通电源或者时钟走时出现误差时,则需要进行时间的校准。调节开关S1,S2分别对时、分、秒单独计数,计数脉冲由单次

6、脉冲或联系脉冲输入。校时电路由与非门和二个开关组成,实现时、分的校准。在校时时,分采用等待校时,当正常读分时,S1接VCC,分脉冲送至计数器,使计数器读分,校分时,S1接地,与非门被封,暂停读分,待标准时到立即将S1接VCC即可。时的校时和分的校时相同,当正常读时时,S2接VCC,时脉冲送至计数器,使计数器读时。校时时,S2接地,与非门被封,暂停读时,当标准时到立即将S2接VCC即可校准。其电路图如下:第13页共13页五、电路中主要元件及功能1、芯片74LS29074LS290的逻辑符号图如下:74LS290的主要功能如下:置“0”

7、功能:当S9(1).S9(2)=0,且R0(1)=R0(2)=1时,计时器置“0“,即Q3Q2Q1Q0=0000置“9”功能:当S9(1)=S9(2)=1且R0(1).R0(2)=0时,计时器置“9”,即Q3Q2Q1Q0=1001计数功能:当S9(1).S9(2)=0,且R0(1).R0(2)=0时,输入计数脉冲CP,计数器开始计数。计数脉冲由CP0输入,从Q0输出时,则构成一位二进制计数器;计数脉冲由CP1输入,Q3Q2Q1输出时,则构成异步五进制计数器;若将Q0和CP1相连,计数脉冲由CP0输入,输出为Q3Q2Q1Q0时,则构成

8、8421BCD码异步十进制计数器;若将Q3和CP0相连,计数脉冲由CP1输入,从高位到低位输出为Q0Q1Q2Q3时,则构成5421BCD码异步十进制加法计数器。2、芯片CD4511CD4511的逻辑符号图如下:CD4511是一个用于驱

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。