自动行车落锁

自动行车落锁

ID:18919145

大小:2.68 MB

页数:24页

时间:2018-09-22

自动行车落锁_第1页
自动行车落锁_第2页
自动行车落锁_第3页
自动行车落锁_第4页
自动行车落锁_第5页
资源描述:

《自动行车落锁》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊长春大学课程设计纸一前言(一)自动行车落锁系统概述自动行车落锁系统是汽车在启动行驶后,达到预订车速后,车门自动落锁的一项技术。目的是为了防止乘客在汽车行驶途中误开车门而发生坠落事故,尤其是未成年人或其他需要监护的乘员容易误开车门,造成这种事故。有了这套装置,当汽车启动后行驶后,到达一定车速,车门就会被自动锁上,从而有效防止了车内乘员在行驶途中误开车门而造成坠落伤害。(二)当前技术情况目前该技术在国外高级汽车上应用广泛,方便实用,并受到广大消费者的好评。在国内,也有多数

2、汽车采用该技术,并且功能更加强大。比如说在落锁的同时自动落窗(三)基本原理汽车启动情况下,车速传感器传出车速信号,经AD转换器转换成数字信号,传送给单片机,经单片机计算,超过预订数值,立刻发出落锁信号,落锁信号经DA转换器转换成模拟信号,传送给落锁驱动电机,从而完成落锁动作。(四)设计内容及要求1.分析自动行车落锁系统的工作原理2.功能实现:实现汽车在启动并行驶后速度达到30km/h以上时自动落锁功能3.组装自动行车落锁系统电路4.画出自动行车落锁系统电路原理图,写出设计说明书5.画出元器件布置图共24页第24页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊

3、┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊长春大学课程设计纸二自动行车落锁系统的基本组成原理及单元电路的设计(Ⅰ)自动车速检测功能常用的车速传感器包括电磁感应式、霍尔效应式、光电式等,不管哪种形式的车速传感器,其采集信号处理电路的设计是非常重要的。传感器采集到的信号必须经过处理转变为数字信号才能在汽车的中央控制器中进行处理,进而进行速度的分析和控制。因此设计两个部分,一是模拟信号的转换问题,即将模拟信号转换成数字信号,二是对数字信号的处理问题,即通过编程实现对速度的测量和对与车速有关的物理量处理。1.1车速信号采集处理的硬件电路车速传感器安

4、装于变速器的输出端外壳上,其转轴外端为蜗杆,与变速器输出轴的涡轮啮合,涡轮转动时,便带动车速传感器的转子转动。车速传感器主要用于测定车辆的行驶速度,另外向ECU传送车速电信号,用于怠速、加减速时的空燃比修正。该信号是制定双参数换挡规律的主要参数之一。采集系统的硬件原理见图1图1系统硬件原理图测试传感器为舌簧管式,它将变速箱蜗杆旋转转速变为脉冲信号,输入到单片机80C196KB用户板的多功能接口O引脚(高速输入口HIS.O口),把模拟信号转变为数字信号,单片机在某一段时间采集、记录、存储输入脉冲间隔,通过程序设计换算成车速,并在键盘显示器上显示。

5、1.2单片机80C196KB简介采用单片机80C196KB和可编程逻辑器件EPM7128SLC为核心控制器,以80C196KB内部集成A/D转换器作为模数转换器实现16路电压信号的实时数据采集、显示、控制。该系统总体设计结构框图如图所示。共24页第24页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊长春大学课程设计纸图2系统总体设计结构框图整个系统主要由信号预处理、信号选通、单片机采集、双机数据传输以及数据处理显示等模块构成。其中,信号选通模块由CPLD和多路模拟选择器组成。1.2.1信号预处理电路由于待采集电压

6、信号输入动态范围较宽,且极性各异,对于单片机A/D转换器来说,需要调理到能够采集的电压范围闱0~5V,所以要统一调理采集信号,如图所示图3信号预处理电路图3中运放LM224和MC1556均采用双电压供电,以提高动态信号输入范围;电阻均采用精度为0.1%的精密型金属膜电阻,以提高电压转换精度。共24页第24页┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊长春大学课程设计纸在二级电压凋理过程中,MC1556同相输人端采用稳压电路以减少长时间通电情况下温度升高对系统产生的不良影响。南于电压跟随器具有输入阻抗大和输出驱动

7、能力强的特点,故在预处理电路的输入端和输出端均采用电压跟随电路。1.2.2信号选通电路ADG508A是一款8通道CMOS模拟多路选择器,具有高速转换速度和低内阻特性,通道切换具有防短路功能。在CPLD控制下,它可对采集信号进行有序通道切换,配合单片机进行数据采集。EPM7128SLC是一款Ahera公司生产的CPLD,其容量为128个宏单元,采用硬件描述语言VHDL对CPLD编程设置实现信号的选通控制。首先编写分频器模块对1MHz晶体振荡器进行20分频,输出2路相位相错、周期为20μs的矩形同步信号。其中一路信号经D触发器进行2分频,得到占空比

8、50%、周期为40μs的方波信号;然后编写信号选通控制模块。此模块根据方波信号和另一路同步信号循环输出控制信号,两模块都在MuxPlus-II环境下开

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。