基于vhdl的uart设计的开题报告

基于vhdl的uart设计的开题报告

ID:19677690

大小:44.00 KB

页数:9页

时间:2018-10-04

基于vhdl的uart设计的开题报告_第1页
基于vhdl的uart设计的开题报告_第2页
基于vhdl的uart设计的开题报告_第3页
基于vhdl的uart设计的开题报告_第4页
基于vhdl的uart设计的开题报告_第5页
资源描述:

《基于vhdl的uart设计的开题报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、大学毕业设计开题报告学生姓名:学号:学院、系:专业:电子科学与技术设计题目:基于FPGA的异步串行通信电路设计指导教师:20年月日开题报告填写要求1.开题报告作为毕业设计(论文)答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下,由学生在毕业设计(论文)工作前期内完成,经指导教师签署意见及所在专业审查后生效;2.开题报告内容必须用按教务处统一设计的电子文档标准格式(可从教务处网页上下载)打印,禁止打印在其它纸上后剪贴,完成后应及时交给指导教师签署意见;3.学生写文献综述的参考文献应不少于15篇(不包括辞典、手册)。文中应用参考文献处应标出文献序号,文后“参考文

2、献”的书写,应按照国标GB7714—87《文后参考文献著录规则》的要求书写,不能有随意性;4.学生的“学号”要写全号(如0201140102,为10位数),不能只写最后2位或1位数字;5.有关年月日等日期的填写,应当按照国标GB/T7408—94《数据元和交换格式、信息交换、日期和时间表示法》规定的要求,一律用阿拉伯数字书写。如“2004年3月15日”或“2004-03-15”;6.指导教师意见和所在专业意见用黑墨水笔工整书写,不得随便涂改或潦草书写。毕业设计开题报告1.结合毕业设计课题情况,根据所查阅的文献资料,撰写2000字左右的文献综述:文献综述一课题研究的背景UART(

3、即UniversalAsynchronousReceiverTransmitter通用异步收发器),是一种串行通信方式。串行通信分为两种类型:同步通信方式和异步通信方式。异步通信方式的特点是:通信的发送方和接收方各自有独立的时钟,传输的速率由双方约定。异步传输是一个字符接一个字符传输,一个字符的信息由起始位、数据位、奇偶校验位和停止位组成[1]。异步串行通信要求的传输线少,可靠性高,传输距离远,被广泛应用于微机和外设的数据交换。随着微机系统的广泛应用和微机网络的极大发展,串行通信在数据通信及控制系统中得到了广泛应用,如手机,工业控制,PC等应用中都要用到UART,如今,UART

4、应用已非常广泛[2][3]。实现串口通信主要需要完成两部分工作:(1)将串口电平转换为设备电路板的工作电平,即实现RS-232电平和TTL/CMOS电平的转换;(2)接收并且检验串行的数据,将数据变成并行的并提供给处理器处理。实现RS-232电平和TTL/CMOS电平转换可以用接口芯片来实现,实现数据的串行到并行转换用的是UART,它们是实现串行通信必不可少的两个部分[4]。串行通信接口电路一般由串行接口芯片、波特率发生器、EIA与TTL电平转换器以及地址译码电路组成。其中,串行外设用到的RS232-C异步串行接口,一般采用专用的集成电路实现,如8250、16450、1655O

5、等,这些芯片速度比较慢,难以满足一些需要高速应用的场合。新型的UART如16650和16750,这类芯片已经相当复杂,有的含有许多辅助的模块(如FIFO),他们可以满足较高速度的要求[5][6]。但无论是哪种专用的UART芯片,其引脚较多、体积较大,与其它器件的接口较为复杂。专用UART芯片能够实现比较全面的串行通信功能,而在实际应用中我们往往只需要使用到UART的部分功能,这就造成了一定的资源浪费。在串行接口电路设计中如果使用高密度可编程逻辑器,那么在剩余资源充足的情况下我们可以充分利用剩余资源实现所需的UART的功能,这样就无需再外接专门的UART芯片,从而简化了电路、缩小

6、了体积、提高了可靠性、并且具有了更大的灵活性。如今这一愿望已成为现实[7]。二课题研究的现状和发展趋势30年来,由于微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来了巨大的变化[8][9]。特别是进入20世纪90年代后,电子系统已经从电路板级系统集成发展成为包括ASIC,FPGA/CPLD和嵌入系统的多种模式。自20世纪70年代出现第一种可编程逻辑器件PROM以来,PLD先后经历了PLA、PAL、GAL、CPLD和FPGA等几代发展阶段,其性能不断提高,功能也越来越强大。可编程逻辑器件不但可以节省设计面积,而且使得设计具有很强的灵活性,随着可编程器件技术的发展

7、,每个逻辑器件中门电路的数量愈来愈多,一个逻辑器件就可以完成本来要由很多逻辑器件和存储芯片完成的功能[10]。这样就减少了系统的功耗和成本,提高了性能和可靠性[11]。如今,现场可编程门阵列 FPGA和复杂可编程逻辑器件CPLD的出现,使得电子系统的设计者利用与器件相应的电子CAD软件,在实验室里就可以设计自己的专用集成电路ASIC器件[12]。这种可编程ASIC不仅使设计的产品达到小型化、集成化和高可靠性,而且器件具有用户可编程特性,大大缩短了设计周期,减少了设计费用,降低了设计风险。目前

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。