毕业论文基于fpga的4路定时抢答器设计说明书

《毕业论文基于fpga的4路定时抢答器设计说明书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、信息科学与技术学院EDA技术课程设计题目名称：基于FPGA的4路定时抢答器设计学生姓名：学号：专业年级：指导教师：时间：2013/1/741目录内容摘要31.实验目的32.设计任务与要求33.方案选择与说明33.1方案选择论证33.2模块选择介绍44.硬件原理电路图的设计及分析44.1总系统结构图44.2各模块程序和仿真图55.性能测试与分析106.心得体会11参考文献1141内容摘要EDA技术是现代电子信息工程领域的一门新技术，他是先进的计算机工作平台上开发出来的一套电子系统设计的软硬件工具，

2、并设计先进的电子系统设计方法。本文介绍了以FPGA为基础的四路抢答器的设计，此次设计是一个有4组抢答输入，并具有抢答计时控制，到时报警以及时间显示等功能的通用型抢答器。此次设计它以VHDL硬件描述为平台，结合动手实践完成。该抢答器分为五个模块：抢答模块、计时模块、选择模块，位循环模块和译码模块。利用MAX+PlusII工具软件完成率编译仿真验证。1.实验目的通过本课程的学习使学生掌握可编程器件、EDA开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识；提高工程实践能力；学会应用EDA

3、技术解决一些简单的电子设计问题。挺高我们的动手思考能力，检验我们学习的理论知识，联系实际认识EDA工具，设计方法。本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对智力竞赛抢答器的设计，巩固和综合运用所学课程，理论联系实际，提高设计能力，提高分析、解决计算机技术实际问题的独立工作能力。本文采用经８输入

4、与非门和非门后的反馈信号的高电平作为解锁存，用555定时器的模型来倒计时，同时以脉冲信号来控制加法器和减法器来控制抢答过程中的计分，应用二极管和数码显示管为主要部件来设计扫描显示器。通过课程设计深入理解VHDL语言的精髓和掌握运用所学的知识，达到课程设计的目标。2.设计任务与要求1）分别使用S0~S3表示4名选手；2）设置一个系统清除和抢答控制开关rst，该开关由主持人控制；3）抢答器具有锁存和显示功能，选手按下抢答按钮，所存相应的编号，并在LED和数码管上显示，同时指示灯亮。实行优先锁存，该优

5、先权一直保持到主持人将系统清零；4）抢答器具有定时抢答功能，且一次抢答时间由主持人设定，时间由30S~10S不定。定时显示器显示主持人设定的时间。数码管显示倒计时过程，以十进制显示；5）主持人提示开始抢答（按下按钮）前有人抢答的，视为抢答者违规，本次抢答无效，在数码管上显示违规者的编号，并出报警音提示；416）如果抢答时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答；3.方案选择与说明3.1方案选择论证将该任务分成五个模块进行设计，分别为：抢答器抢答模块、抢答器计时模块、位循环模块、译码模块

6、和选择模块。通过不同模块的选择编程来实现总体的功能，将系统连接起来。这样就可以化繁为简，并且可以很好的实现各模块的兼容协同，来组成完整的系统。具体的各模块介绍如下。3.2模块选择介绍抢答锁存模块：在这个模块中主要实现抢答过程中的抢答功能。在抢答开始后，当任意一路抢答器按下后，信号输入并进行锁存，这时其它抢答按键再按下也不起作用。此模块有A、B、C、D四路抢答输入信号；复位信号R；输出报警信号BJ；数据输出信号Y。抢答器计时模块：在这个模块中主要实现抢答过程中的计时功能。在抢答开始主持人按下复位键

7、后进行60秒的倒计时，并且在60秒倒计时后无人抢答显示超时并报警，若有选手抢答则计时停止,主持人也可以手动设置计时时间。此模块包含时钟信号CLK；系统复位信号R；修改时间使能信号EN；无人抢答警报信号BJ；有人抢答停止计时信号ST；时间设置输入十位和个位信号cg，cs；计时十位和个位输出信号SW，GW。数据选择模块：在这个模块中主要实现抢答过程中的数据循环显示功能，通过SEL信号的循环输入，从而控制数码管的循环显示，利用人眼的视觉停留使人感觉数码管是同时常亮的。此模块包含输入显示位控制信号SEL

8、；数据输入信号H，G，S；数据输出信号Z。译码模块：在这个模块中主要实现抢答过程中将BCD码转换成7段的功能。在本次课设中主要用于对时间的个位、十位的数值进行相应的译码，使其在数码管上能显示出正常数字。此模块包含输入信号SJ，输出信号Y。位循环模块：实现抢答过程中对数码管扫描显示位的控制。在本次课设中共利用了三个数码管，所以将SEL设置在000，001，010三个数之间循环，使得数码管仅显示后三位。此模块包含CLK控制信号，复位控制信号R，输出信号SEL。414.硬件原理电路图的设计及分析4.1