nmos pmos管驱动电路图

《nmos pmos管驱动电路图》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、NMOSPMOS管驱动电路图Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超过Vh。 Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通。 R2和R3提供了PWM电压基准，通过改变这个基准，可以让电路工作在PWM信号波形比较陡直的位置。 Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce的压降，这个压降通常只有0.3V左右，大大低于0.7V的Vce。 R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限制在

2、一个有限的数值。这个数值可以通过R5和R6来调节。 最后，R1提供了对Q3和Q4的基极电流限制，R4提供了对MOS管的gate电流限制，也就是Q3和Q4的Ice的限制。必要的时候可以在R4上面并联加速电容。  图1用于NMOS的驱动电路 这个电路提供了如下的特性： 1，用低端电压和PWM驱动高端MOS管。 2，用小幅度的PWM信号驱动高gate电压需求的MOS管。 3，gate电压的峰值限制 4，输入和输出的电流限制 5，通过使用合适的电阻，可以达到很低的功耗。 6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来解决。 在设计便携式设备和无线产品时，提高产品性能、

3、延长电池工作时间是设计人员需要面对的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。目前DC-DC转换器设计技术发展主要趋势有：（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率DC-DC转换器的开关频率将上升到兆赫级。（2）低输出电压技术：随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。 这些技术的发展对电源芯片电路的设计提出了更高的要求。首先，随着开关频率的不

4、断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压2.5～3.6V），因此，电源芯片的工作电压较低。 MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC－DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这对于设计高工作频率DC－DC转换器开关管驱动电路的设计提出了更高的要求。 在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路

5、和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常工作，并且能够在负载电容1～2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC－DC转换器的驱动电路。电路基于SamsungAHP615BiCMOS工艺设计并经过Hspice仿真验证，在供电电压1.5V，负载电容为60pF时，工作频率能够达到5MHz以上。