可编程逻辑器件与数字系统课程设计new

《可编程逻辑器件与数字系统课程设计new》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验报告可编程逻辑器件与数字系统设计学号：030840110姓名：陆想想实验日期：2010/10/30一、实验目的1.学习使用Max+PlusII；2.掌握用VHDL语言设计数字系统的方法。二、实验仪器设备装有Max+PlusII的计算机，可编程逻辑器件组成的硬件系统。三、实验任务1.3-8译码器的实现；2.设计二位十进制计数器；3.十六进制数转化为十进制数。四、实验过程1.3-8译码器的实现。要求：使用GraphicsEditor进行设计实验结果（3-8译码器仿真波形）如上图所示。实验结果分析：

2、由仿真波形图可知当EN为1时，八个输出恒定为1。当EN为0时，A0，A1，A2，A3，A4，A5,A6,A7按照a,b,c组合为000，001，010，011，100，101，110，111依次输出0。选择输出为低电平有效.用八个四输入与非门来实现输出部分。将EN通过一个非门连接到每一个与非门，则当EN为1时，输入与非门的总有0，有低出高，则八个与非门输出总是为1，被锁住。当EN为0时，给予与非门的是1，则与非门正常输入输出。输入端a,b,c分别通过一个非门联系到输出，选择相应的a或a非（b或b非

3、、c或c非）组成最小项控制输出2.设计二位十进制计数器。要求：使用TexteEditor进行设计。设计原理：使用BCD码表示两位十进制数，则控制计数计到两位的方式是用data1和data2分别表两位数的个位和十位，当其计到“1001”时清零，低位需要清零时，将高位加1，依次累加。实验仿真结果如上图所示。实验结果分析：由仿真波形可得，随着时钟脉冲的出现，个位依次加1，当个位加到9时，十位加1，依次往下。3.十六进制数转化为十进制数。设计原理：首先需要将16进制转化为10进制，接着，在输出过程中，需要

4、将10进制数以8421码表示。整个过程需要用一张*.mif表去实现。跟前一个正弦波产生器一样，我们需要先按格式写一个mif文件，接着在软件的图形界面中调用元件去驱动这个表然后输入16进制数观察输出即可。实验结果如下图所示。实验结果分析：把输入改为10进制显示，输出改为16进制显示，则输入和输出完全一致，不是原来预想中输出形如“00011000”之类的8421码，也不是直接把输出调到10进制在看到结果。最后相同其中的原因在于，8421码在这里的作用就在于，在以16进制输出的机器上，输出10进制的数。

5、五、实验心得体会通过这次一天八个小时的实验，我对可编程的操作有了一定程度的了解。虽然实验期间遇到很多问题，比如说没有注意到实体名要与.vhd格式的文件名要保持一致，导致编译时频频出错，自己又一时找不出错误的原因，最后请教了老师才终于把这个问题解决了。