计算机组成原理模拟题

《计算机组成原理模拟题》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、中国地质大学（北京）继续教育学院2014年12课程考试《计算机组成原理》模拟题（补）一、填空题1．设指令中形式地址为D,基址寄存器为BX，则基址寻址方式时，有效地址E=（BX）+D。2、集中式总线仲裁的三种方式中，响应速度最快的是(独立请求方式)，存在单点故障的方式是（串行链接方式）。3.若被传送的数据为11011011，假设采用奇校验技术，则校验位C=1。4．“CPU的数据总线双向传输”这句话描述了总线的电气特性特性。5、定点小数的反码表示法中0有两种表示，设计算机的字长为4位，则[+0]反=(0

2、.000)，[-0]反=(1.111)。6．浮点数的表示范围取决于_____阶码的位数__；精度取决于____尾数的位数_____。7.定点数运算采用双符号位补码溢出检测，当运算结果中两个符号位为01，表明发生了正溢出。8．动态存储器的刷新是按行进行；若存储单体的行地址译码器的输入地址为A0～A9,则刷新地址计数器的模为10。9、设SP为堆栈指针，A为通用寄存器，Msp为SP所指向的存储单元，数据进栈的操作为(A)®Msp,(SP)-1®SP;数据出栈操作为((SP)+1®SP)和(Msp®(A))

3、。10．CPU内保存当前正在执行指令的寄存器是IR。11.不存在死时间的动态存储器的刷新方式是分散刷新和异步刷新(次序可交换)。12、某计算机字长32位，主存容量为256MB，若采用32M´8位的存储芯片组成，需要（32）片这种芯片。二、不定项选择题，下列各题可能有1个或多个正确答案，请选出正确的，错选或漏选均不得分1、下列各部件中，属于微程序控制器的主要部件有（C.D）A.CacheB.PCC.控制存储器D.微指令寄存器2、若机器字长16位，主存容量为16MB，若按字编址，其寻址范围为（C）A．0

4、~4MB.0~2MC.0~8MD.0~16M3、不同速度设备之间传送数据，（C）A．必须采用同步控制B.必须采用异步控制C.可以选用同步,也可以选用异步D.必须采用应答方式4、下列校验码中，奇校验正确的有（C）A．110100111B.001000111C.010110011D.1101001115、控制器的功能包括（A．C）A.操作控制B.算术运算C.时间控制D.逻辑运算6、根据传送的信息的种类不同,总线可以分为（B）第5页（共5页）中国地质大学（北京）继续教育学院2014年12课程考试A.地址线

5、和数据线B.地址线、数据线和控制线C.地址线、数据线和响应线D.数据线和控制线7、中断向量的地址是（C）A．子程序的入口地址B.中断服务程序入口地址C.中断服务程序入口地址的地址D.例行程序的入口地址8、下列存储器中，速度最快的是（A）A.控存B.主存C.磁盘D.磁带9、4片16K´8位的存储芯片可以设计出（A.B.D.）容量的存储器A.32K´16位B.16K´32位C.32K´8位D.64K´8位三、名词解释1、指令系统：计算机指令的集合，它是人操作和使用计算机的接口，能表征计算机的特征，与计算

6、机的硬件、软件和功能及性能均有一定的关系。2、先行进位：在多位数的运算过程中，低位向相邻高位的进位位同时进行运算的一种快速进位方法，此时，各进位至于参加运算的数和最低位的进位位有关。3、微程序：存放在控制存储器中的实现指令的若干条微指令的集合。四、判断下列命题正误并改正1、在取指阶段也能把数据从主存取到CPU中。2、动态存储器的刷新地址由CPU给出。3、间接寻址的目的是为了加快指令的执行速度。4、从逻辑功能上看，硬件和软件的功能等价。5、所有的机器数表示中，负数的符号位都用1表示6、IR是运算器的组

7、成部件之一。参考答案：1、对（如直接寻址就通过取指阶段把数据取到了CPU内）2、错，改成：动态存储器的刷新地址由刷新地址计数器给出3、错，改为：间接寻址的目的是为了扩大寻址范围4、对5、错，改成：常用的原码、反码和补码三种机器数中负数的符号才用1表示6、错，改成：IR是控制器的组成部件之一。五、简答与论述题：1．计算机和外围设备之间常见的信息交换(控制)方式有哪几种，各有何特点？分别应用在什么场合？参考答案：程序查询式：主要用于简单外设场合程序中断：用于数据量不大，且对实时性要求高的场合DMA方式：

8、用于大量数据传输的场合通道方式：数据传输率高的中型计算机场合外围处理机方式：数据传输率高的中、大型计算机场合第5页（共5页）中国地质大学（北京）继续教育学院2014年12课程考试2.简要说明采用层次结构存储系统的目的和原理；目前存储系统分哪几个层次?它们在存储系统中所起的作用是什么?参考答案：目的是为了解决对存储系统大容量、高速度、低价格的要求。原理：局部性原理，又包括时间局部性和空间局部性。高速缓冲存储层次，由Cache和主存构成，解决主存速度不够快的问题虚拟存储层