阻抗匹配与差分线设计

阻抗匹配与差分线设计

ID:20625218

大小:881.50 KB

页数:50页

时间:2018-10-14

阻抗匹配与差分线设计_第1页
阻抗匹配与差分线设计_第2页
阻抗匹配与差分线设计_第3页
阻抗匹配与差分线设计_第4页
阻抗匹配与差分线设计_第5页
资源描述:

《阻抗匹配与差分线设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、阻抗匹配差分线设计差分线的基本概念差分信号的阻抗分析与计算差分信号设计中存在的问题及其解决方案阻抗匹配与差分线设计阻抗匹配阻抗的定义传输线的特性阻抗是微分线段的特性阻抗。特性阻抗跟我们通常理解的电阻不是一个概念,它与传输线的长度无关,也不能通过使用欧姆表来测量。一个传输线的微分线段可以用等效电路描述如下:图1传输线阻抗等效电路阻抗匹配传输线的等效电路是由无数个微分线段的等效电路串联。这是在无损耗条件下描述的,电阻上热损耗和介质损耗都被忽略了的,也就是直流电压变化和漏电引起的电压波形畸变都未考虑在内。差分模式传输线实际

2、应用中,必须具体分析。图2阻抗计算阻抗匹配阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗不匹配会有什么不良后果?在高速的设计中,阻抗的匹配与否关系到信号的质量优劣如果不匹配,则会形成反射,能量传递不过去,降低效率;会在传输线上形成驻波(简单的理解,就是有些地方信号强,有些地方信号弱),导致传输线的有效功率容量降低;功率发射不出去,甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时,会产生震荡,辐射干扰等。在低频电路中,我们一般不考虑传输线的匹配问题,只考虑信号源跟负载之间的情况,因为低

3、频信号的波长相对于传输线来说很长,传输线可以看成是“短线”,反射可以不考虑。阻抗匹配阻抗匹配方式在高速的设计中,阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样,但是在具体的系统中怎样才能比较合理的应用,需要衡量多个方面的因素。下面介绍几种常见匹配方式。串联终端匹配并联终端匹配戴维南终端匹配AC终端匹配肖特基二极管终端匹配技术阻抗匹配串联终端匹配串联终端匹配串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下,在信号的源端和传输线之间串接一个电阻R,使源端的输出阻抗与传输线的特征阻抗相

4、匹配,抑制从负载端反射回来的信号发生再次反射。在串行连接终端匹配技术中,由于信号会在传输线、串行连接匹配电阻以及驱动器的阻抗之间实现信号电压的分配,因而加在传输线上的电压只有信号电压的一半。而在接收端,由于传输线阻抗和接收器阻抗的不匹配,通常情况下接收器的输出阻抗更高,这会导致大约同样幅度值信号的反射,这称之为附加的信号波形。故分配在负载端的信号电压大约是驱动器输出信号电压的一半,再加上同样幅值的附加信号电压,使得接收器马上就会接收到完整的信号电压。而附加的信号电压会反向传递到驱动端,但是串行连接的匹配电阻在接收器端

5、实现了反射信号的终端匹配,因而不会出现进一步的信号反射,从而保证了传输线上信号的完整性。图3串联终端匹配阻抗匹配优点:串行连接终端匹配技术的优点是这种匹配技术仅仅为每一个驱动器加入了一个电阻元件,因此相对于其它类型的电阻匹配技术来说匹配电阻的功耗是最小的,它没有为驱动器增加任何额外的直流负载,并且也不会在信号线与地之间引入额外的阻抗。相对并联匹配来说,串联匹配不要求信号驱动器具有很大的电流驱动能力。选择串联终端匹配电阻值的原则很简单,就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。缺点:理想的信号驱动

6、器的输出阻抗为零,实际的驱动器总是有比较小的输出阻抗,而且在信号的电平发生变化时,输出阻抗可能不同。比如电源电压为+4.5V的CMOS驱动器,在低电平时典型的输出阻抗为37Ω,在高电平时典型的输出阻抗为45Ω;TTL驱动器和CMOS驱动一样,其输出阻抗会随信号的电平大小变化而变化。因此,对TTL或CMOS电路来说,不可能有十分正确的匹配电阻,只能折中考虑。阻抗匹配并联终端匹配并联终端匹配是最简单的阻抗匹配技术,通过一个电阻R将传输线的末端(可能是开路,也可能是负载)接到地或者接到VCC上。电阻R的值必须同传输线的特征

7、阻抗Z0匹配,以消除信号的反射。如果R同传输线的特征阻抗Z0匹配,那么匹配电阻将吸收造成信号反射的能量,而不管匹配电压的值。在数字电路的设计中,返回通路上吸收的电流通常都大于电源上提供的电流。将终端匹配到VCC可以提高驱动器的能力,而将终端匹配到地则可以提高地上的吸收能力。所以,对于50%占空比的信号而言,将终端匹配到VCC要优于将终端匹配到地。图4并联终端匹配阻抗匹配优点:并联终端匹配的优势是这种类型的终端匹配方式仅需要一个额外的元器件。缺点:这种技术的缺点在于终端匹配电阻会带来直流功耗,匹配电阻的值通常为50Ω到

8、150Ω,所以在逻辑高和逻辑低状态下都会有恒定的直流电流从驱动器流入驱动器的直流负载中。另外并联终端匹配也会降低信号的高输出电平。将TTL输出终端匹配到地会降低VOH的电平值,从而降低接收器输入端的抗噪声能力。不适用与驱动能力很小的TTL或CMOS电路。阻抗匹配戴维南终端匹配技术戴维南终端匹配技术也叫做双终端匹配技术,它采用两个电阻R1和R2来

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。