输入输出数据传送控制方式

《输入输出数据传送控制方式》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第8章输入输出数据传送控制方式8.1学习要求I/O系统对整个计算机系统的可扩展性、兼容性和性价比都有着重要的影响。本章重点介绍程序查询方式、程序中断方式、DMA方式、通道方式，并介绍了通用的并行I/O标准接口和串行I/O标准接口。Ø主机与外设的连接Ø程序查询方式及其接口Ø中断系统和程序中断方式ØDMA方式Ø通道控制方式8.2典型例题解析1．如果认为CPU等待设备的状态信号是处于非工作状态(即踏步等待)，那么在下面几种主机与设备之间的数据传送中：主机与设备是串行工作的；主机与设备是并行工作的，主程序与设备是并行运行的。A．程

2、序查询方式B．程序中断方式C．DMA方式答：A，B，C2．中断向量地址是。A．子程序入口地址B．中断服务程序入口地址C.中断服务程序入口地址指示器D．例行程序入口地址答：B3．利用微型机制作了对输入数据进行采样处理的系统。在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收采样的数据，将其放到主存的缓冲区内。该中断处理需时x秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。因此该系统可以跟踪到每秒次的中断请求。A．n／(n*x+y)B．n／(x+y)·nC．min(1／x，n／y

3、)答：A4．采用DMA方式传送数据时，每传送一个数据就要占用一个的时间。A．指令周期B．机器周期C．存储周期D．总线周期答：C5．通道的功能是：(1)，(2)。按通道的工作方式分，通道有通道、通道和通道三种类型。答：组织外围设备和内存进行数据传输；控制外围设备；选择；数组多路；字节多路6．在图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应吗?为什么?如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求?答：能响应，因为设备A的优先级比设备B高。若要设备B总能立即得到服务，可将设备

4、B从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令IM3=0。7．设某机有5级中断；L0，L1，L2，L3，L4，其中断响应优先次序为：L。最高，L1次之，L4最低。现在要求将中断处理次序改为L1->L3->L0->L4->L2，试问：表8.1中各级中断处理程序的各中断级屏蔽值如何设置(每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽)?若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。表8.1各级中断处理程序的各中断级屏蔽位中断处理程序中断处理级屏蔽位L0级L

5、1级L2级L3级L4级L0中断处理程序L1中断处理程序L2中断处理程序L3中断处理程序L4中断处理程序解：⑴按题意，各级中断处理程序的各中断级屏蔽值设置如下表中断处理程序中断处理级屏蔽位L0级L1级L2级L3级L4级L0中断处理程序L1中断处理程序L2中断处理程序L3中断处理程序L4中断处理程序1101001000111110101011011⑵若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图如下：8.某机器CPU中有16个通用寄存器，运行某中断处理程序时仅用到其中2个寄存器，请问响应中断

6、而进入该中断处理程序时是否要将通用寄存器内容保存到主存中去?需保存几个寄存器?解：虽然CPU中有16个通用寄存器，但因运行某中断处理程序时仅用到其中2个寄存器，因此在响应中断而进入该中断处理程序时，不需要将所有通用寄存器内容保存到主存中，需保存的只是在中断处理程序中要用到的2个寄存器。9．下列陈述中正确的是。A．在DMA周期内，CPU不能执行程序B．中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来C．DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期D．输入输出操作的最终目的是要实现CPU与外设之间的

7、数据传输答：D。10．Pentium系统有两类中断源：①由CPU外部的硬件信号引发的称为，它分为可屏和非屏蔽；②由指令引发的称为，其中一种是执行，另一种是。答：外部中断、可屏蔽中断、非屏蔽中断、内部中断，异常，执行软件中断指令。11．IEEEl394是I／O标准接口，与SCSII／O标准接口相比，它具有更高的，更强的，体积，连接方便。A．并行B．串行C．数据传输速率D．数据传输实时性E．小答：B，A，C，D，E。12．SCSI是系统级，是处于主适配器和智能设备控制器之间的I／O接口。SCSI-3标准允许SCSI总线上连接的

8、设备由个提高到个，可支持位数据传输。A．并行B．接口C．16D．8E．16答：B，A，D，C，E13．比较通道、DMA、中断三种基本I／O方式的异同点。答：通道是通过执行通道指令来实现输入/输出的；DMA是由DMA控制器在获得总线控制权后，直接在内存与外设之间实现数据传送的；中断是通过CPU在响应中断时