数字中频与fpga

数字中频与fpga

ID:21780193

大小:162.50 KB

页数:11页

时间:2018-10-24

数字中频与fpga_第1页
数字中频与fpga_第2页
数字中频与fpga_第3页
数字中频与fpga_第4页
数字中频与fpga_第5页
资源描述:

《数字中频与fpga》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字中频与FPGA2007-09-2709:04:23  作者:王水吴继华  来源:EDNChina  浏览次数:489  关键字:基带采样频谱信号数字中频所谓中频,顾名思义,是指一种中间频率的信号形式。中频是相对于基带信号和射频信号来讲的,中频可以有一级或多级,它是基带和射频之间过渡的桥梁。如图1所示,中频部分用数字方式来实现就称之为数字中频。数字中频技术通常包括上下变频(DUC/DDC)、波峰因子衰减(CFR)和数字预失真(DPD)。DUC/DDCDUC实现了从“复”基带(Baseband)信号到“实”带通(Passband

2、)信号的转换。输入的复基带信号采样率相对较低,通常是数字调制的符号率。基带信号经过滤波,然后被转换成一个更高的采样率,从而调制到NCO的中频载波频率。DUC通常需要完成频谱整型(Pulseshaping),然后调制到中频载波,以便于经由DAC驱动后面的模拟转换器。在图2中,通道滤波器(ChannelFilter)完成基带信号的频谱整型,通常由FIR实现。插值(Interpolation)部分完成信号采样率变换和滤波功能,可以采用CIC或者FIR实现。对于一个窄带信号,如果需要高倍采样率变换,那么CIC将是非常合适的,无论是在实现

3、性能或是资源节省方面,CIC都将优于FIR。NCO是一个数控振荡器,也叫DDS,可以用来产生一对相互正交的正弦和余弦载波信号,与插值(增加采样率)以后的基带信号混频,完成频谱上搬。与DUC相反,DDC基本上完成了以下几个工作:1.频谱下搬:将ADC送来的数字信号有用频谱,从中频搬移到基带2.采样率降低:将频谱搬移后的数据从ADC的高速采样率降低到一个合适的采样速率水平,通过抽取(Decimation)实现。3.通道滤波:在将I/Q信号送入基带处理以前,需要再对其进行滤波实际上,数字上下变频技术应用非常广泛,其在无线通信、有线电视

4、网络(CableModem)、数字电视广播(DVB)、医学成像设备(超声),以及军事领域当中,都是不可或缺的功能。CFR目前许多无线通信系统,如WCDMA、WiMAX,其中频信号通常由多个独立的基带信号相加而成。合成的中频信号有较大的峰均比(Peak-to-AverageRatio),并符合高斯分布。而通常功放(PA)的线性区是有限的,较大PAR的中频信号对应的PA的工作范围将被缩小,从而引起PA效率的降低。因此在PA之前减小中频信号的PAR是非常重要的。波峰因子衰减(CFR)正是用来完成这一功能的,它将有利于保证PA输出的线性

5、度,降低带外辐射,提高PA效率。目前,中频采用的CFR算法有:波峰箝位(Clip),波峰修整(PeakWindowing)和波峰消减(PeakCancellation)。其中波峰修整方式的性能和可实现性都较为适中。波峰消减相对于波峰修整有较好的带外特性,但需消耗更多的FPGA资源。DPD在无线通信系统中,往往需要PA的输出具有很高的线性度以满足空中接口标准的苛刻要求,而线性功放又非常昂贵。为了尽可能提升PA的输出效率和降低成本,必须校正PA的非线性特性,而对PA的输入信号进行预失真处理是一个不错的选择。DPD实现方式分为查找表(

6、LUT)和多项式(Polynomial)两类。两种算法的优缺点如表1所示。FPGA实现优势FPGA实现数字中频随着WiMAX/LTE等宽带无线通信技术的逐渐成熟,对无线设备数字中频带宽的要求也越来越高。同时如MIMO等多天线技术日渐广泛应用,数字中频的通道数也在迅速增加。对于如此大的运算带宽需求,许多DSP处理器难以满足实际应用,而专用芯片(ASSP)又缺乏相应的灵活性。采用FPGA实现数字中频,能够很好的协调处理能力和灵活性之间的矛盾。同时Altera公司针对3G/4G等应用开发了大量的数字中频参考设计和IP,简化了设计者的开

7、发难度,缩短了设计周期。FPGA器件属于硬件,它的特点是比较适合速度较高、逻辑关系不复杂的数据通路实现。通过我们对前面DDC和DUC功能的分析,我们发现实现DDC/DUC的模块和运算主要有CIC/FIR滤波、NCO、插值/抽取、混频。这些基本上属于算法简单、但计算速度较高的处理,非常适合于FPGA的实现。从另一个角度讲,FPGA相比DSP处理器的优势是并行构架。一个DDC/DUC模块完成以后,只要做简单的复制,就可以扩展到多路DDC/DUC。同时,一个ADC/DAC器件可以连接多个通道的DDC/DUC,从而可以轻松支持多载波(M

8、ulti-carrier)系统。而有时候FPGA内部的资源有限,多路DDC/DUC甚至可以做时分复用,公用一块DDC/DUC的电路,当然电路工作时钟也需要提高相应的倍数,只要在该FPGA性能允许范围以内就可以了。Altera拥有支持包括WCDMA,TD-SCDM

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。