eda与vhdl实验指导书new

《eda与vhdl实验指导书new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术及应用实验指导书2012年6月15目录实验一　熟悉QuartusII软件的基本使用方法…………实验二　组合逻辑电路设计………………………………实验三　时序逻辑电路的设计……………………………………实验四　原理图法设计8位全加器………15实验一：熟悉QuartusII软件的基本使用方法我们将以简单的例子来介绍QuartusII的使用方法，包括设计输入，综合与适配，仿真测试，优化设计和编程下载等方法。1、QuartusII的设计流程图1、QuartusII的设计流程2、计数器的VHDL设计通过一个4位二进制计数器的设计实例

2、，对QuartusII的重要功能和使用方法做一些说明，并详细介绍QuartusII的基本设计流程。2．1创建工程和编辑设计文件首先建立工作库目录，以便设计工程项目的存储。任何一项设计都是一项工程(Project)，都必须先设置一个存放与该工程相关的所有设计文件的文件夹。这个文件夹被EDA软件默认为工作库(WorkLibrary)。不同的设计项目最好放在不同的文件夹中，同一工程的所有文件必须放在同一个文件夹中，文件夹设计不要设计在安装目录，不要将工程文件直接放在安装目录中。15图2-1、选择编辑文件的类型图2-2、编辑输入设计文件

3、（程序见教材例3-21）图2-3、保持设计文件2．2创建工程在此利用NewProjectWizard工具选项来创建设计工程，即令顶层设计cnt10.vhd为工程，并设计工程相关信息：工程名，目标器件，综合器，仿真器等。15图2-4、利用NewProjectWizard创建工程CNT4图2-5、将相关文件加入工程15图2-6、选择仿真器和综合器（4）选择芯片，单击图2-6中的Next按钮，选择目标芯片。首先在Family栏选择MAX7000S，在AvailableDevice栏选择EPM7128SLC84-15，可以通过右侧的封装

4、、引脚数、速度等条件来过滤选择，选好之后按“OK”。2．3编译前设置15图2-8、选定目标芯片2．4编译15图2-10、全程编译后出现的错误提示信息15图2-11、编译完成后的QuartusII管理窗口界面实验结果1：综合后的RTL电路2．5仿真15图2-13、新建矢量波形文件图2-15、设置仿真时间区间15图2-16、插入节点信号图2-17、选择节点图2-18、插入了信号节点的波形编辑器15图2-19、设置时钟波形图2-20、仿真成功信息实验结果2：仿真波形图15实验二：组合逻辑电路的设计实验目的：熟悉QuartusII软件下

5、的VHDL文本设计流程，学习简单组合逻辑的设计，多层次电路的设计、仿真和综合后的电路图的查看。实验任务1：利用QuartusII完成2选一多路选择器（见教材P42-44页例3-1到例3-3）的文本编辑输入（mux21a.vhd）和仿真测试，并给出仿真波形，最后查看综合电路图。实验任务2：将此2选1多路选择器看做是一个元件mux21a，利用元件例化语句描述设计一个4选1多路选择器（见教材P73-75页）并将此文件放在同一目录中。按照EDA设计步骤对上例进行编译，综合，仿真，做仿真波形分析，查看综合的电路图。以下是4选一多路选择器参

6、考程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUXKISPORT(a1，a2，a3，s0，s1:INSTD_LOGIC;outy:OUTSTD_LOGIC);ENDENTITYMUXK;ARCHITECTUREBHVOFMUXKISCOMPONENTMUX21APORT(a，b，s:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDCOMPONENT；SIGNALtmp:STD_LOGIC;BEGINu1:MUX21APORTMAP(a=>a2，b=>a3，s=>

7、s0，y=>tmp);u2:MUX21APORTMAP(a=>a1，b=>tmp，s=>s1，y=>outy);ENDARCHITECTUREBHV;按照实验一的步骤对上例分别进行编译、综合、仿真。并对其仿真波形(图2-1)作出分析说明。实验结果1：综合后后的RTL图实验结果2：仿真的波形图：15实验三：时序逻辑电路的设计实验目的：熟悉QuartusII软件下的VHDL文本设计流程，学习简单时序逻辑电路的设计，仿真和综合后的电路图的查看。实验任务1：设计D触发器（参见教材P48页的例3-6）给出程序设计，软件编译，仿真分析，综合

8、电路及详细的实验过程。实验任务2：设计锁存器（参见教材P48页的例3-6）给出程序设计，软件编译，仿真分析，综合电路及详细的实验过程。思考：试分析和比较实验任务一和实验任务二的仿真结果，比较它们综合电路和VHDL源代码的异同点。15实验四：原理图输入法设计8位全