浅析vlsi互联系统时延分析和时延优化方法

浅析vlsi互联系统时延分析和时延优化方法

ID:21851023

大小:111.27 KB

页数:7页

时间:2018-10-25

浅析vlsi互联系统时延分析和时延优化方法_第1页
浅析vlsi互联系统时延分析和时延优化方法_第2页
浅析vlsi互联系统时延分析和时延优化方法_第3页
浅析vlsi互联系统时延分析和时延优化方法_第4页
浅析vlsi互联系统时延分析和时延优化方法_第5页
资源描述:

《浅析vlsi互联系统时延分析和时延优化方法》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、浅析VLSI互连系统时延分析和时延优化方法摘要:首先介绍了VLSI互连系统的时延的定义,然后简单地说明了目前所采用的几种时延的计算方法和延时模型,最后分为改变布线结构,改进驱动器电路以及减少RC常量三部分介绍丫目前VLSI互连系统时延的优化方法。关键字:时延Elmore延时法KC模型时延优化DelayAnalysisofVLSIinterconnectsystemsanddelayoptimizationAbstract:Firstlyweintroducedthedefinitionofdelay

2、inVLSIinterconnectionsystem,andabriefdescriptionofseveralofthecurrentlyusedmethodofcalculatingdelayanddelaymodels.AndfinallydescribesthecurrentVLSIinterconnectsystemlatencyoptimizationmethods:changethewiringstructure,improveddrivercircuits,reducetheRCc

3、onstants.Keywords:timedelay,Elmoredelaymethod,RCModels,timedelayoptimization引言在早期的电子工业中,对大多数的电路系统而言,互连线尺、r远小于信号波长,在这种情况下,由于逻辑门和晶体管所引起的信号延迟远远大于互连线所引起的延迟,所以,互连线通常只被看作是简单的金属导体,它仅具有电连通的意义,这时,整个电路系统的性能主要取决于电路的逻辑设计,只需利用传统的电路模拟工具就可在时域内有效地对这一类电路系统分析与模拟。但是近些年来,

4、随着半导体材料科学与信息产业的迅猛发展,大规模集成电路的系统规模越来越大,工作速度越来越高,特征尺寸闩益减小。不断增加的导线电阻加上缩短的门延迟使得导线延迟越发重要,门电路的速度将越来越快,导线速度却更慢。尽管在180nm其至更低工艺采用铜互连及其它低K介电系数材料来减少互连延迟,然而互连线的时延仍将占总延时的60%-70%,成为制约系统性能的关键因素。木文浅析了VLST互联系统时延分析方法,简单介绍了时延优化方法。2时间延迟的定义关于时延的定义有不同提法。目前大多数时延研究采用Elmore时延概念

5、或者以信号上升或下降时间即信号在其最大值的10%与90%之间变化所需的吋间作为吋延的定义。Elmore把吋延定义为脉冲响应的一阶分量,即OOTd=Jo其中e(t)单位脉冲响应,Td近似地表示了信号从其初始值到达最终值的50%时所需的时间。3时延的计算方法时延研究都要以时延分析和计算为基础。0前,吋延定量分析和计算方法主要包括以下三大类:3.1SPICE模拟法SPICE软件是广泛使用的电路模拟浅析VLSI互连系统时延分析和时延优化方法摘要:首先介绍了VLSI互连系统的时延的定义,然后简单地说明了目前所

6、采用的几种时延的计算方法和延时模型,最后分为改变布线结构,改进驱动器电路以及减少RC常量三部分介绍丫目前VLSI互连系统时延的优化方法。关键字:时延Elmore延时法KC模型时延优化DelayAnalysisofVLSIinterconnectsystemsanddelayoptimizationAbstract:FirstlyweintroducedthedefinitionofdelayinVLSIinterconnectionsystem,andabriefdescriptionofsever

7、alofthecurrentlyusedmethodofcalculatingdelayanddelaymodels.AndfinallydescribesthecurrentVLSIinterconnectsystemlatencyoptimizationmethods:changethewiringstructure,improveddrivercircuits,reducetheRCconstants.Keywords:timedelay,Elmoredelaymethod,RCModels,

8、timedelayoptimization引言在早期的电子工业中,对大多数的电路系统而言,互连线尺、r远小于信号波长,在这种情况下,由于逻辑门和晶体管所引起的信号延迟远远大于互连线所引起的延迟,所以,互连线通常只被看作是简单的金属导体,它仅具有电连通的意义,这时,整个电路系统的性能主要取决于电路的逻辑设计,只需利用传统的电路模拟工具就可在时域内有效地对这一类电路系统分析与模拟。但是近些年来,随着半导体材料科学与信息产业的迅猛发展,大规模集成电路的系统规模越来越大,工作

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。