数据采集系统的设计

《数据采集系统的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、概述在电子设计技术领域，可编程逻辑器件(如PLD,GAL)的应用，已有了很好的普及。这些器件为数字系统的设计带来极大的灵活性。由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升;电子类的高新技术项目的开发也依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常

2、常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。本次设计的目的是使用可编程逻辑器件设计一个专用的A/D转换器的控制器，取代常用的微控制器，用于数据采集。本文讲述对A/D进行数据采样控制。设计要求用一片CPLD/FPGA，模数转换控制器ADC和LED显示器构成一个数据采集系统，用CPLD/FPGA实现数据采集中对A/D转换，数据运算，及有关数据的显示控制。课题除了学习相应的硬件知识外，还要学习如何使用VHDL语言设计可编程逻辑器件。-25-第一章设计要求本设

3、计要求用一片CPLD/FPGA、模数转换器ADC和数模转换器DAC构成一个数据采集系统，并用CPLD/FPGA实现数据采集中对A/D转换、数据运算、D/A转换以及有关数据显示的控制。-25-第二章设计方案2.1数据采集和控制系统概述数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。2.2数据采集和控制系统总框图系统的组成框图如图1所示，其功能如下：(1)系统按一定速率采集输入电压U1，经ADC0809转换为8位数字量DATA。(2)输入数据与通过预置按键输

4、入数据采集控制器内的标准数据相减，求得带极性位的差值±ΔU(数字量)；差值之绝对值送至DAC0832转换为ΔU，它和特定的极性判别电路共同输出±ΔU。(3)数据采集和处理均在数据采集系统控制器的管理下有序进行。工作速率由时钟信号CLK的速率决定。图1数据采集系统组成框图-25-2.3数据采集和控制系统整体组装原理图根据系统设计要求，数据采集系统控制器SJCJKZQ可由四个模块组成：A/D转换控制模块ADZHKZ、数据运算与处理模块SJYSCL、D/A转换控制模块DAZHKZ以及有关键盘输入与数据显示控制模块JPXSKZ，其组成框图及有关接口如图2所示。图2数

5、据采集系统总体组成原理图-25-第三章设计思路数据采集系统控制器SJCJKZQ可由四个模块组成：A/D转换控制模块ADZHKZ、数据运算与处理模块SJYSCL、D/A转换控制模块DAZHKZ以及有关键盘输入与数据显示控制模块JPXSKZ。3.1A/D转换控制模块ADZHKZADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。ADC0809的分辨率为8位，转换时间约100μs，含锁存控制的8路多路开关，输出由三态缓冲器控制，单5V电源供电。图3是ADC0809的管脚及主要控制信号时序图。图4是ADZHKZ模块生

6、成的符号。图3ADC0809的管脚及主要控制信号时序图图4ADZHKZ模块符号对于ADC0809模数转换的控制程序段的VHDL设计，根据ADC0809的A/D转换控制要求，我们可用一个状态机来实现，其状态转换如图5所示。-25-图5状态转换图3.2数据运算与处理模块SJYSCL表1是在ADC0809的基准电压(Vref)为5.12V时，模拟输入电压与输出电压的对应关系表，其中最小电压准位是5/28=5/256=0.2V。这样，当由ADC0809的D[7..0]收到的数据信号是10000110(即86H)时，则对照表8.1时，高4位1000是2.56V，而低4

7、位0110是0.12V，所以最后的电压输出结果是2.56V+0.12V=2.68V。表1ADC0809模拟输入电压与输出电压的对应关系-25-图6BCD加法示意图图7SJYSCL模块符号为了方便后续的电压数据显示，我们应将输出电压表示成12位的BCD码形式。如上述的2.56V是001001010110，0.12V是000000010010，所以相加的结果2.68V是001001101000，因此必须设计一个12位的BCD码加法程序。上图是2.56+0.18=2.74的二进制的BCD加法示意图。从图6中可以看出，二进制BCD码相加时，由最低位4位加起，且每4位

8、相加的结果超过10时需作进位操作。图7是SJYSCL