一种pcie 接口的高速电子存储板设计

一种pcie 接口的高速电子存储板设计

ID:22129531

大小:61.50 KB

页数:6页

时间:2018-10-27

一种pcie 接口的高速电子存储板设计 _第1页
一种pcie 接口的高速电子存储板设计 _第2页
一种pcie 接口的高速电子存储板设计 _第3页
一种pcie 接口的高速电子存储板设计 _第4页
一种pcie 接口的高速电子存储板设计 _第5页
资源描述:

《一种pcie 接口的高速电子存储板设计 》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、一种PCIe接口的高速电子存储板设计【关键词】PCIe接口NandFlash存储芯片CameraLink接口FPGA随着科学技术的发展,摄像传感技术备广泛应用于军事、工业和民用领域;并且对摄相机的分辨率和帧频的要求越来越高,使得图像信息更加的丰富,但伴随而来的是数据率的大幅度提高。为了满足大容量视频数据传输的需要,近些年来,区别与传统的PAL制式或NTSC制式的模拟视频传输接口的数字视频摄像机得到了迅速的发展,并开发出了LVDS、ChannelLink、CameraLink、GigabitEther等接口;上述各种接口较好的满足了数字摄

2、像机视频数据传输的要求;但是,上述数字视频摄像机大容量视频数据的存储和怎样输入到PC平台的处理系统,同样也变得越来越重要。如何能把产生较大视频数据量的数字视频摄像机的视频信息完成采集、存储和送到PC平台进行处理,是目前图像处理工程项目中常常要解决的一个问题;例如,在某项目中,使用的数字相机分辨率为1024×1024像素,帧频120帧/秒,视频数据需存储并由PC平台进行处理;由此,可以计算出如果设置摄相机输出设置为12位的话,其数据将达到1.44Gbps;根据上述情况,就迫切需要设计一种具有较大存储容量,并具有PC平台常用接口的存储板满足

3、该功能设计需求。1高速电子存储板的设计构思如图1所示,高速电子存储板包含如下4个部分:1.1PCIe接口与PC平台进行数据交换的接口,符合PCI工业计算机总线标准,是目前PC机平台常用和主流的外设接口。文/范海震为了满足高速数字图像摄像机的视频数据实时存储的需求,本文给出了一种PCIe接口的高速电子存储板的设计方法;该存储板采用NandFlash作为存储介质,单板最大存储容量为1TB,具有与数字摄像机相连的BaseCameraLink数据接口,最大写入速度可以达到2.25Gbps。摘要1.2BaseCameralLink接口与数字视频摄

4、像机的接口,符合美国自动化工业协会AIA制定、修改和发布CameraLink协议标准。1.3NANDFlash存储阵列64片NandFlash存储芯片组成,最大存储空间达到1TB,以满足大容量数据高速存储的要求。1.4FPGA模块存储板的控制核心,完成接收前端数字CCD相机的数据接收和缓冲;Flash芯片的读写、擦除、逻辑控制以及PCIe总线控制。高速电子存储板可以完成具有BaseCameraLink接口的CCD图像传感器视频信息的输入和采集;并且能够根据需要,完成采集后视频信息的存储和实时向PC平台通过PCIe接口传输;存储的视频信息

5、可以被PC平台进行管理和使用。2逻辑功能的实现考虑到板卡设计需要尽可能的多增加存储容量,因此,以1片FPGA作为存储板的控制核心,其选取综合考虑了速度、I/O管脚数量、片内数据存储容量等综合因素,选用了XilinxVirtex5系列XC5VLX155TFPGA芯片进行设计;Virtex5系列作为第二代高级芯片组合模块(ASMBLTM)列式架构,除最先进的高性能逻辑结构外,其还内置大量IP硬核系统级模块、可支持多达330,000个逻辑单元及多达17个外部模拟输入通道、具有多速率FIFO支持逻辑、也可以通过JTAGTAP或内部结构访问系统监

6、控器。FPGA逻辑功能模块主要包括PCIe接口模块、CameralLink接口模块和NANDFlash阵列控制模块3个部分,后续将继续介绍FPGA芯片的各个逻辑功能模块的实现。3CameralLink接口模块CameraLink协议是一个工业高速串口数据和连接协议,它是各公司达成的一种协议,由美国自动化工业协会AIA制定、修改和发布,其目的是简化图像采集接口,方便高速图像传感器和采集系统的连接。图1:高速电子存储板的组成图2:BaseCameraLink接口设计图ElectronicTechnology•电子技术Electr

7、onicTechnologySoft0cm0pt;mso-layout-grid-align:none"class=MsoNormalalign=left>CameraLink接口有三种配置方式,即基本(Base)配置、中档(Medium)配置、全速(Full)配置;主要是解决数据传输量的问题,这为不同速度的相机提供了合适的配置和连接方式;其中,基本(Base)配置的有效数据带宽(时钟75MHz时),可达1.8Gbps,完全可以满足系统使用数字摄相机最大1.44Gbps数据量的需要,由此,高速电子存储系统与摄相机连接的数据接口采用Bas

8、eCameraLink的形式。CameraLink接口是基于LVDS(Lo0cm0pt;mso-layout-grid-align:none"class=MsoNormalalign=left>Voltag

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。