一种新型统一电能质量调节器(upqc)硬件电路的设计

一种新型统一电能质量调节器(upqc)硬件电路的设计

ID:22129697

大小:53.50 KB

页数:5页

时间:2018-10-27

一种新型统一电能质量调节器(upqc)硬件电路的设计_第1页
一种新型统一电能质量调节器(upqc)硬件电路的设计_第2页
一种新型统一电能质量调节器(upqc)硬件电路的设计_第3页
一种新型统一电能质量调节器(upqc)硬件电路的设计_第4页
一种新型统一电能质量调节器(upqc)硬件电路的设计_第5页
资源描述:

《一种新型统一电能质量调节器(upqc)硬件电路的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、一种新型统一电能质量调节器(UPQC)硬件电路的设计:统一电能质量调节器(UPQC)中关键部分是谐波电流等的检测及分离,由于其算法太复杂,因此系统实时性要求较高,一般如51和96系列微处理器由于速度远远达不到实时要求,针对此情况,本文设计了一种了基于DSP的UPQC系统部分硬件电路。其包括以TMS320LF2407DSP为核心的电源电路、控制电路、检测电路和驱动信号隔离电路等部分。  关键词:UPQC硬件电路设计  :TM761:A:1007-9416(2011)05-0142-02    1、DSP系统中主要器件的选择  1.1电源芯片的选择  LF2407ADSP的供电需要高质量的3

2、.3V电源,且所需要的最大电流在正常工作模式下为120mA,本文选取的AMS1117-3.3电源芯片,能够提供接近1A的电流,是低压差固定或可调电压输出调解器,固定输出3.3V,已经能够完全满足DSP系统的电源的需要。  1.2外部SRAM的选择  本文在选取的赛普拉斯公司(CYPRESS)的CY7C1021CV33-12ZXC芯片中,CY7C1021CV33-12ZXC是高速静态RAM,容量为1Mbit<(64K*16)的,存取时间为12ns,在不加等待周期的情况下完全可以满足LF2407ADSP在存取数据时对速度的要求;工作电流的最大值为85mA,供电电压3.3V,可通过DSP的供电

3、芯片AMS1117进行供电;在不工作的时候,它还可以自动掉电,从而降低损耗;此外,ZXC代表了芯片的封装形式。  2、系统的外围电路设计  2.1关于DSP电源的设计  通过1.1选取的电源芯片设计DSP系统的供电电路,由于其外围的电路比较简单,电源的芯片都是高度集成的,具体的电路参照如图1  图1中的7805将7808输出的8V电压转换为5V,用来为提供DSP片内FLASH的编程电源和为DSP仿真器供电;图中二极管D1和D2的作用主要体现在,当电源输入突然出现短路时能够为输出电容提供放电回路,避免放电电流在经过电源芯片时造成电源芯片的损坏。DSP的供电芯片AMS1117-3.3通过78

4、05输出的5V为输入电压,从而达到减小AMS1117-3.3上的压降的效果和降低损耗的目的。  2.2关于电源监视及上电复位电路的设计  该设计使用的是电源监视电路与DSP电源分别设计的方式,电源监视芯片采用了CATALYST公司的CAT809s芯片,该芯片门槛电压为2.93V,监视电压为3.3V。本设计将CAT809s的输出串联上一个阻值较小的电阻,这不仅减小了灌电流,还可以在电源电压下降的状况下对DSP进行有效的复位,通过实验证明,该方法是切实可行的。  2.3基于锁相环(PLL)的时钟模块设计  LF2407ADSP有一个片上(on-chip)基于PLL的时钟模块,在外部振荡频率不

5、太高时,该模块可以为DSP的内部工作提供灵活多样的时钟频率,可以在系统配置寄存器中进行设置,再经过外部振荡频率的分频或倍频后,可以为DSP工作提供时钟。DSP的时钟输入既可使用外部有源振荡输入的方法,又可通过外部振荡晶体方式,也可使用本文选用的最普通的晶体振荡的方法。本文采用15M晶振振荡经PLL两倍频后产生的30M振荡频率作为DSP的工作频率。图中并联电容和取20pF,PLLF和PLLF2引脚所接的内部PLL所需要的滤波电路,对于、和的值的选择,可以依据DSP的数据手册上的锁相环滤波器参数表和晶振的振荡频率来实现,本文中的晶振振荡频率是15M,通过查表可以选择=1552,=0.33uF

6、,=0.0068uF。  除此之外,片上的PLL模块还需外接稳定的3.3V电源,即引脚12(PLLVcca)。  2.4关于外部RAM的接口的设计  将RAM芯片CY7C1021CV33-12ZXC的数据线引脚和地址线分别直接与DSP的16位外部地址总线和数据总线进行连接,输出使能引脚接DSP的读使能引脚93(),RAM芯片的写允许信号接DSP的写使能引脚89(),高低字节有效使能端和都接地有效。在D5P访问数据空间和外部程序  时,的程序空间选通引脚84()和数据空间选通引脚87()都将出现一个低电平,为了使程序空间和数据空间都能指向外部RAM,本文将和相与后作为外部RAM的片选信号与

7、RAM的端相连。其中与门芯片必须采用高速芯片,本文选用的是MC74F08N芯片,它的速度可以满足要求,但是它的电源电压必须为5V,由它输出的RAM片选信号也是5V,不能直接接到DSP引脚上,需要接一个330的限流电阻。  按照以上的设计,不仅可以有效满足DSP读取RAM时的时序要求,还可以实现数据空间和程序空间都能指向外部RAM的目的。  2.5信号采集电路  本文中电流传感器选择的是DT-50P,测量范围在-100A~100A之间

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。