实验十一同步计数器的逻辑功能测试及应用

实验十一同步计数器的逻辑功能测试及应用

ID:22739370

大小:314.12 KB

页数:5页

时间:2018-10-31

实验十一同步计数器的逻辑功能测试及应用_第1页
实验十一同步计数器的逻辑功能测试及应用_第2页
实验十一同步计数器的逻辑功能测试及应用_第3页
实验十一同步计数器的逻辑功能测试及应用_第4页
实验十一同步计数器的逻辑功能测试及应用_第5页
资源描述:

《实验十一同步计数器的逻辑功能测试及应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、计数器74LS161的逻辑功能测试及应用一、实验R的1、熟悉集成计数器触的逻辑功能和各控制端作用。2、掌握集成计数器逻辑功能测试方法。3、掌握计数器使用方法。二、实验设备与器件1、实验设备:DLBS系列数字逻辑实验箱1个,MF47型万用表1台。2、实验器件:74LS161集成同步计数器X2片,四二输入与非门74LS00X1块。三、实训器件说明1、74LS161集成同步计数器74LS161是一种同步四位二进制同步加法计数器,计数范围是0〜15,具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。图11.1

2、所示为74LS161的管脚图和逻辑功能示意图。图中斤端是异步清零控制端,当&=0时,输出Q3Q2Q1QO全为零,实现异步清除功能。Z5是同步置数控制端,当斤=1,15=0,且CP=CPt时,输出Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能。CTP和CTT是计数控制端,CP是上升沿有效的时钟脉冲输入端,D0〜D3是并行数据输入端,Q0〜Q3是计数输出端,⑶是进位输出端,且进位输出信号C0=CTt=Q3Q2QlQo,它可以用来实现电路的级联扩展。74LS161I川nnCRCPDoDiD2D3CTpGN

3、DCRLD(b)(a)图1174LS161的管脚图和逻错功能示意图(a〉官脚I74LS161的逻辑功能如表6.9所示。表中各控制输入端按优先级从高到低的次序排列,依次为斤、15、CTp和CTt,其中CR优先级最高。计数输出Q3为最高位,Qo为最低位。表6.974LS161的逻辑功能表输入输出CRLDCTpCTtCPD3D2DIDoQ3Q2QiQo0XXXXXXXX000010XXtD3D2DIDOD3D2DIDO110XXXXXX保持11X0XXXXX保持1I1I1I1ItIXIXIXIX二进制加法计数由表

4、6.9可知,74LS161具有以下逻辑功能:(1)昇步清零。当&=0时,计数器清零,与CP脉冲无关,所以称为昇步清零。(2)同步置数。当巧=1,15=0,CP脉冲上升沿到来时,并行输入数据D3—Do被置入计数器,计数器输出为D3D2D1DO。由于置数发生在脉冲CP上升沿时段,故称为同步置数。(3)保持功能。^CR=LD=l9且CTp*CTt=0时,输出Q3Q2Q1Qo=Q3Q2Q1Qo。保持不变。(4)计数功能。当斤=Z5=CTp=CTt=l时,且CP=CPt时,计数器处于计数状态才开始加法计数,实现计数功

5、能。随着CP脉冲上升沿的到来,计数器对CP脉冲进行二进制加法计数,每来一个CP脉冲,计数值加“1”。当计数值达到15时,进位输出C0为“1”。2、由74LS161同步计数器构成任意(N)进制计数器方法(1)直接清零法直接清零法是利用芯片的复位端&和与非门,将N所对应的输出二进制代码中cpfa等于“1”的输出端,通过与非门反馈到集成芯片的复位端斤,使输出回零例如,用74LS161芯片构成十进制计数器电路如图11.2所示。过渡状态★Q3Q2Q1QO,0000如[01Ol^rL0014&-10001小000101

6、11屮小00100110屮小十进制电路构成010.2直接清零法构成十进制计数器0011*0100=>0101(b)计数过程状态图(2)预置数法预置数法是利用芯片的预置数端Z5和预置输入端D3D2D1DO,因74LS161芯片的LD是同步预置数端,所以只能采用N-1值反馈法,其计数过程中不会出现过渡状态。例如图10.3所示的七进制计数器电路。洁9CRCTtCTpD3D2DIDoCP<

7、Q3Q2Q1QO001010La)七,进制电路构成(b)计数过程状态图0110个0101小—今0011>0100小图10.3预

8、置数法构成七进制计数器(1)进位输出置最小数法。进位输出置最小数法吋利用芯片的预置控制端Z5和进位输出端CO,将CO端输出经非门送到15端,令预置输入端D3D2D1DO输入最小数M对应的二进制数,最小数M=24-No例如,九进制计数器N=9,对应最小数M=24-9=7,(7)

9、0=(0111)2相应的预罝输入端D3D2DlDo=0111,如图10.4所示。(a)七,进制电路构成cpfQ3Q2Q1QO0111,100010?〕110丄011111110个1101个1011->1100(b)计数过程状态图10.

10、4进位输出最小数法构成九进制计数器(2)级联法利用两片74LS161可构成从十七进制到二百五十六进制之间任意进制的计数器。例如,用两片74LS161构成二十四进制计数器。电路组成如图10.5所示。Q302Q1Qo_高位片CR74LS161CTpCPCTtQ3OZQ1CR低位片■co74LS161CPptT丁ocCQVcc+5VP图10.5用两片74LS161芯片构成二十四进制计数器四、实训内容与步骤1、7札S16

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。