cblayout交流稿卢金丰

cblayout交流稿卢金丰

ID:22810920

大小:485.00 KB

页数:18页

时间:2018-10-31

cblayout交流稿卢金丰_第1页
cblayout交流稿卢金丰_第2页
cblayout交流稿卢金丰_第3页
cblayout交流稿卢金丰_第4页
cblayout交流稿卢金丰_第5页
资源描述:

《cblayout交流稿卢金丰》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、怎样做一块好的PCB板首先我们先认识下面三个名词:SCHPCBPCBA大家都知道做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西,另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。PCBA是把PCB装上所要元器件,完成调试后的半成品。我们设计的PCB要求要很顺利变为PCBA。微电子领域的两大难点在于,高频信号和微弱信号的处理,在这方面PCB制作水平就显得尤其重要,同样的原理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果,那么如何才

2、能做出一块好的PCB板呢?根据我们以往的经验,就以下几方面谈谈自己的看法:(有的同事已有几年或十几年的LAYOUT经验,可以提出来分享,有经验的同事也许心里都知道PCBLAYOUT为什么要这样要求,就是没有整理成文字。近段时间我整理了一下,具体跟大家分享以下几个方面):一:要明确设计目标如果我们接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板,如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸准确无误即可。当板上有超过40MHz的信号线时,就要对这些信号线进行特殊的考虑,比如线间串扰等问题

3、。如果频率更高一些,对布线的长度就有更严格的限制,根据分布参数的网络理论,高速电路与其连线间的相互作用是决定性因素,在系统设计时不能忽略。随着门电路传输速度的提高,在信号线上的反射将会相应增加,相邻信号线间的串扰也会增加,通常高速电路的功耗和热耗散也都较大,在做高速PCB时应引起足够的重视。当板上有毫伏级甚至微伏级的微弱信号时,对这些信号线就需要特别的关照,小信号由于太微弱,非常容易受到其它强信号的干扰,屏蔽措施常常是必要的,否则将大大降低信噪比。以致于有用信号被噪声淹没,不能有效地提取出来。对板子的调测也要在设计阶段加以考虑,测试点的物理位置,测试点的隔离等因素不可忽略,因

4、为有些小信号和高频信号是不能直接把探头加上去进行测量的。此外还要考虑其他一些相关因素,如板子层数,采用元器件的封装外形,板子的机械强度,还有SMT的相关工艺要求等。在做PCB板子前,要做到心中有数。二。了解所用元器件的功能对布局布线的要求我们知道,有些特殊元器件在布局布线时有特殊的要求,比如模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在小信号放大部分还专门加有屏蔽罩,把杂散的电磁干扰给屏蔽掉。对散热问题必须在布局时就必须进行特殊考虑,若采用自然散热,就要把芯片放在空气流通比较顺畅的地方,而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有

5、喇叭或其他大功率的器件,有可能对电源造成严重的污染这一点也应引起足够的重视。三.元器件布局的考虑元器件的布局首先要考虑的一个因素就是电性能,把连线关系密切的元器件尽量放在一起,尤其对一些高速线,布局时就要使它尽可能的短,功率信号和小信号器件要分开。在满足电路性能的前提下,还要考虑元器件摆放整齐、美观,便于测试,板子的机械尺寸,插座的位置等也需认真考虑。高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大,特别是对高速的ECL(ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称 与TT

6、L电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态 所以,ECL电路的最大优点是具有相当高的速度 这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级 这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色 )电路,虽然集成电路块本身速度很高,但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加,可使系统速度大为降低(.象移位寄存器),同步计数器这种同步工作部件最好放在同一块插件板上,因为到不同插件板上的时钟信号的传输延迟时间不相等,可能使移位寄存器产主错误,若不能放在一块板上,则在同步是关键的地方,从公共时钟源连到各插件板

7、的时钟线的长度必须相等。电源与地线对于有多个IC的PCB要采用下面的方案:四.传输线效应(跟我们现阶段关系不大不做介绍)传输线会对整个电路设计带来以下效应。·反射信号Reflectedsignals·延时和时序错误Delay&Timingerrors·多次跨越逻辑电平门限错误FalseSwitching·过冲与下冲Overshoot/Undershoot·串扰InducedNoise(orcrosstalk)·电磁辐射EMIradiation反射信号  如果一根走线没有被正确终结(终端匹配),那么来自于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。