《eda技术和vhdl基础》课后习题答案解析

《eda技术和vhdl基础》课后习题答案解析

ID:23165736

大小:67.00 KB

页数:9页

时间:2018-11-05

《eda技术和vhdl基础》课后习题答案解析_第1页
《eda技术和vhdl基础》课后习题答案解析_第2页
《eda技术和vhdl基础》课后习题答案解析_第3页
《eda技术和vhdl基础》课后习题答案解析_第4页
《eda技术和vhdl基础》课后习题答案解析_第5页
资源描述:

《《eda技术和vhdl基础》课后习题答案解析》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、WORD格式可编辑《EDA技术与VHDL基础》课后习题答案第一章EDA技术概述一、填空题1、电子设计自动化2、非常高速集成芯片硬件描述语言3、CAD、CAE、EDA4、原理图输入、状态图输入、文本输入5、VHDL、VerilogHDL6、硬件特性二、选择题1、A2、C3、A4、D5、C6、D7、A第二章可编程逻辑器件基础一、填空题1、PLD2、Altera公司、Xilinx公司、Lattice公司3、基于反熔丝编程的FPGA4、配置芯片二、选择题1、D2、C3、C4、D第三章VHDL程序初步——程序结构一、填空题1、结构、行为、功能、接口2、库和程序包、实体、结构体、配置3、实体名、类型

2、表、端口表、实体说明部分专业技术资料整理分享WORD格式可编辑4、结构体说明语句、功能语句5、端口的大小、实体中子元件的数目、实体的定时特性6、设计库7、元件、函数8、进程PROCESS、过程PROCEDURE9、顺序语句、并行语句二、选择题1、D2、C3、C4、B5、D6、B7、A8、C三、简答题2、LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYnand_3inISPORT(a,b,c:INSTD_LOGIC;y:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFnand_3inISBEGINy<=NOT(aANDbAND

3、c);ENDbhv;5、00006、11110111(247)第四章VHDL基础一、填空题1、顺序语句、并行语句2、跳出本次循环3、等待、信号发生变化时4、函数、过程5、值类属性、函数类属性、信号类属性、数据类型类属性、数据范围类属性6、程序调试、时序仿真7、子程序、子程序二、选择题专业技术资料整理分享WORD格式可编辑1、B2、A3、A4、C5、B6、C7、D三、判断题1、√2、√3、√4、√5、×6、×四、简答题9、修改正确如下所示:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY

4、countISPORT(clk:INBIT;q:OUTBIT_VECTOR(7DOWNTO0));ENDcount;ARCHITECTUREaOFcountISBEGINPROCESS(clk)IFclk'EVENTANDclk='1'THENq<=q+1;ENDPROCESS;ENDa;10、修改正确如下所示:…SIGNALinvalue:ININTEGERRANGE0TO15;SIGNALoutvalue:OUTSTD_LOGIC;…CASEinvalueISWHEN0=>outvalue<='1';WHEN1=>outvalue<='0';WHENOTHERS=>NULL;ENDC

5、ASE;…11、修改正确如下所示:专业技术资料整理分享WORD格式可编辑ARCHITECTUREbhvOFcom1ISBEGINSIGNALa,b,c:STD_LOGIC;pro1:PROCESS(clk)BEGINIFNOT(clk'EVENTANDclk='1')THENx<=aXORbORc;ENDIF;ENDPROCESS;END;12、(1)PROCESS(…)--本题中两条IF语句均为信号c进行可能赋值,VHDL语言不允许IFa=bTHENc<=d;ENDIF;IFa=4THENc<=d+1;ENDIF;ENDPROCESS;(2)ARCHITECTUREbehaveOFmu

6、xIS--同时为q进行多次可能赋值,VHDL语言不允许BEGINq<=i0WHENa='0'ANDb='0'ELSE'0';--WHENELSE语句语法错误q<=i1WHENa='0'ANDb='1'ELSE'0';q<=i2WHENa='1'ANDb='0'ELSE'0';q<=i3WHENa='1'ANDb='1'ELSE'0';ENDbehave;13、next1<=1101WHEN(a='0'ANDb='0')ELSEdWHENa='0'ELSEcWHENb='1'ELSE1011;15、(1)、STD_LOGIC_UNSIGNED(2)、GENERIC(3)、IN(4)、wid

7、th-1(7)(5)、counter_n(6)、“00000000”(7)、clk’EVENTANDclk=’1’(8)、ELSIF(9)、ENDIF(10)、q<=count16、修改正确如下所示:LIBRARYIEEE;专业技术资料整理分享WORD格式可编辑USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT10ISPORT(clk:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(3DOW

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。