eda课程设计--数字跑表

eda课程设计--数字跑表

ID:23431729

大小:976.00 KB

页数:9页

时间:2018-11-07

eda课程设计--数字跑表_第1页
eda课程设计--数字跑表_第2页
eda课程设计--数字跑表_第3页
eda课程设计--数字跑表_第4页
eda课程设计--数字跑表_第5页
资源描述:

《eda课程设计--数字跑表》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、一、设计题目及要求设计题目:数字跑表要求:1具有暂停,启动功能;2具有重新开始功能;3用六个数码管分别显示百分秒,秒和分钟。二、设计过程及内容总体设计:第一,对于要实现的暂停、启动和重新开始功能,需要有一个控制模块完成相关控制。第二由题意可知需要一个分频模块,将实验箱提供的频率转换为100HZ即数字跑表百分秒的频率。第三是计时模块,完成跑表的百分秒、秒和分钟的计时功能。第四由于实验箱提供的数码显示是扫描显示,这就需要一个选时模块。第五部分则是显示模块。详细设计过程:根据要求,将设计分成五个模块:1、控制模块:使跑表具有启动、暂停及重新开始的功能;2、分频模块:将实验箱

2、所提供的频率转换为设计题目所需要的100HZ的时钟脉冲;3、计时模块:进行百分秒、秒、分的计时,并且将当前时间输出给选时模块;4、选时模块:从计时器得到当前时间输出给显示模块;5、显示模块:通过数码管显示时间。总图如下:9仿真波形:第一个模块:控制模块控制模块主要运用了两个D触发器,输入到触发器的时钟信号CLK1频率为2.86Hz,对电路起到了防抖的功能。START/STOP为启动暂停按钮,当跑表为START状态时CLK端为高电平,Q为1,时钟信号输出,当跑表为STOP状态时CLK端为低电平,Q为0,时钟信号不输出,从而实现开始和暂停的功能。与门可控制时钟信号是否被

3、输出到下一级。9RESET端为全局清零按钮,接到控制模块和计时模块的清零端,负责将计数器清零。当RESET为低电平时,控制模块和总计数器模块清零,跑表重新开始工作。电路图如下:仿真波形:第二个模块:分频模块为了将实验箱提供的1465HZ转换成实验需要的100HZ,我将74161接成15进制计数器,实现分频的功能,转换为100HZ的近似时钟信号。然后将输出的时钟接入到计时模块。电路图如下:9仿真波形:第三个模块:计时模块计时模块由一个100进制计数器和两个60进制计数器构成,从而实现百分秒向秒、秒向分的计数功能需求。100进制计数器和60进制计数器均采用两个74160,

4、100进制采用并行进位方式,60进制采用整体置数方式。从100进制计数器和60进制计数器这三个输出端分别接出八个端口(百分秒、秒、分的个位及十位分别由四个二进制代码表示),将当前时间代码输送给选时模块,以实现时间的选择和显示。(百分秒个位:H0A,H0B,H0C,H0D;百分秒十位:H1A,H1B,H1C,H1D;秒个位:S0A,S0B,S0C,S0D;秒十位:S1A,S1B,S1C,S1D;分个位:M0A,M0B,M0C,M0D;分十位:M1A,M1B,M1C,M1D.)电路图如下:9仿真波形:100进制计数器(count100):9仿真波形:60进制计数器(cou

5、nt60):仿真波形:第四个模块:选时模块选时模块由四个八选一数据选择器74LS151和一个地址选择器74LS161构成。地址选择器74LS161接入一个1465HZ的时钟信号,使能端和清零端接高电平,使其循环工作,产生的一组循环地址码接入到四个八选一数据选择器74LS151上,使其对地址相同的一组数据进行选择,产生四个二进制数CA,CB,CC,CD,即为数码管所要显示的数字的编码。同时,地址选择器74LS161产生一组循环地址码a、b、c,接到数码管的地址端,使其循环显示数字。第一个74LS151上的输入端为百分秒、秒、分个位及十位的四位二进制的最低位(H0A,H1

6、A,S0A,S1A,M0A,M1A),第二个74LS151上的输入端为百分秒、秒、分个位及十位的四位二进制的次低位(H0B,H1B,S0B,S1B,M0B,M1B),9第三个74LS151上的输入端为百分秒、秒、分个位及十位的四位二进制的第二位(H0C,H1C,S0C,S1C,M0C,M1C),第四个74LS151上的输入端为百分秒、秒、分个位及十位的四位二进制的第一位(H0D,H1D,S0D,S1D,M0D,M1D),通过这四个八位二进制数比较器74LS151选出同一组数(百分秒个位:H0A,H0B,H0C,H0D;百分秒十位:H1A,H1B,H1C,H1D;秒个位

7、:S0A,S0B,S0C,S0D;秒十位:S1A,S1B,S1C,S1D;分个位:M0A,M0B,M0C,M0D;分十位:M1A,M1B,M1C,M1D)作为输出CA,CB,CC,CD,接到显示模块输入端。电路图如下:仿真波形:第五个模块:显示模块9显示模块采用BCD—七段显示译码器7448对实验板上数码管进行驱动。由选时模块输出的显示数字编码CA,CB,CC,CD接至输入端A,B,C,D,使输出端产生七位译码连接到实验箱公共数据输入端ABCDEDG,从而显示出数据。电路图如下:仿真波形:三、设计结论两周的课程设计很快就结束了,虽然时间很短,但是收获

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。