eda数字钟课程设计--用vhdl语言实现数字钟的设计

《eda数字钟课程设计--用vhdl语言实现数字钟的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计报告设计题目：用VHDL语言实现数字钟的设计班级：电子1002班学号：20102625姓名：于晓指导教师：李世平、李宁设计时间：2012年12月摘要数字钟是一种用数字电路技术实现时、分、秒计时的钟表。本设计主要是实现数字钟的功能，程序用VHDL语言编写，整体采用TOP-TO-DOWN设计思路，具有基本的显示年月日时分秒和星期的功能，此外还有整点报时功能。该数字钟的实现程序分为顶层模块、年月模块、日模块、时分秒定时模块、数码管显示模块、分频模块、星期模块，此外还有一个库。该程序主要是用了元件例化的方法，此外还有进程等重要语句。没有脉冲时，显示时分

2、秒，set按钮产生第一个脉冲时，显示年月日，第2个脉冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7、8个脉冲到来时分别可预置日期、时、分、秒、星期，第9个脉冲到来时设置星期后预置结束，正常工作，显示的是时分秒和星期。调整设置通过Up来控制，UP为高电平，upclk有脉冲到达时，预置位加1，否则减1。当整点到达时，报时器会鸣响，然后手动按键停止报时。关键词：数字钟，VHDL，元件例化，数码管1、课程设计目的掌握利用可编程逻辑器件和EDA设计工具进行电子系统设计的方法2、课程设计内容及要求设计实现一个具有带预置数的数字钟，具有显示年月

3、日时分秒的功能。用6个数码管显示时分秒，set按钮产生第一个脉冲时，显示切换年月日，第2个脉冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒，第8个脉冲到来后预置结束，正常工作，显示的是时分秒。Up为高电平时，upclk有脉冲到达时，预置位加1.否则减1，还可以在此基础上增加其它功能。3、VHDL程序设计3.1整体设计思路本设计采用top-down模式设计，分模块进行，各功能都使用元件例化方式设计，主要有LED显示模块、时分秒定时模块、日期模块、年月模块、分频模块、星期模块，此外还创建了一个程序

4、包，用来实现年月日、时分秒的加减调整。主要运用了过程语句、元件例化语句、信号赋值语句、和顺序语句图3-1-1整体结构图图3-1-2顶层模块引脚图3.2各模块设计思路3.2.1普通计数器（时、分、秒、月、年计数器）设计时钟模块通过调用程序包的时分秒加减过程语句实现两个六十进制，一个二十四进制，秒的进位信号作为分的计数时钟信号，分的进位信号作为时的时钟信号。时的进位信号通过管脚映射到日期模块的计数时钟信号。定时功能在时分秒模块中，是由分计数器在到达59时产生一个脉冲，让speaker产生高电位鸣响。年月模块主要实现月份的十二进制计数器，和100进制的年份计

5、数器。月份的计数信号由日期模块的进位信号传递过来，年份的时钟信号由月份的进位信号产生。图3-2-1时分秒引脚图图3-2-2年月引脚图3.2.2可变进制计数器（天计数器）模块设计不同月中的天的数量是不同的，例如“大月”就有31“天”，“小月”有30“天”，平年“二月”有28“天”，而闰年“二月”有29“天”。所以天计数器应该具备进制可变的性能。日期模块主要分为三个部分，预置日期加，预置日期减和产生进位信号，使月份增加。平闰年的判断是通过年月模块传输过来年份信号（两个4位的BCD码），如果高位的信号为“xxx0”且低位的信号为“xx00”（如20，84等）

6、，或高位为“xxx1”且低位为“xx10”（如32等）则判断为闰年。这种方法的包含了一百年中的所有闰年的情况。然后判断大月小月可以判断月份来确定30进制还是31进制。进位信号也是分为大月、小月、平年闰年来确定是否产生。图3-2-3日模块引脚图3.2.3LED显示模块主要通过接受setpin的控制信号来选择显示的内容，把不同的信号赋给输出的端口，从而实现时分秒，年月日的切换。3.2.4星期模块通过七进制计数器实现，同时带有预置的功能，不能同年月调整联动，但是能单独调整。图3-2-4星期模块引脚图1、仿真与分析4.1日模块4.1.1年份为2000年，月份为

7、2月，有29天，初值设为2000年2月28日，仿真中日为：28、29、1、2、…4.1.2年份为1999年，月份为2月，有28天，初值设为1999年2月28日，仿真中日为：28、1、2、…4.1.3年份为2000年，月份为3月，有31天，初值设为2000年3月30日，仿真中日为：30、31、1、2、…4.1.4年份为2000年，月份为4月，有30天，初值设为2000年4月30日，仿真中日为：30、1、2、…4.2年月模块初值设为1999年12月，lock为1时，显示年月，lock为3时，预置月，lock为2时，预置年4.3时分秒定时模块lock为0时，

8、显示时分秒，lock为5时，预置时，lock为6时，预置分，lock为7时，预置秒。当分到达5