任意波形的设计

任意波形的设计

ID:23723891

大小:1.25 MB

页数:18页

时间:2018-11-10

任意波形的设计_第1页
任意波形的设计_第2页
任意波形的设计_第3页
任意波形的设计_第4页
任意波形的设计_第5页
资源描述:

《任意波形的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、湖北轻工职业技术学院湖北轻工职业技术学院电子设计自动化实训报告题目基于CPLD的任意波形发生器系部信息工程系专业电子信息工程技术班级09电信姓名朱丽丝学号0903021141指导教师赵欣2011年06月25日17湖北轻工职业技术学院目录引言2第一章 概述2第二章 设计说明32.1设计要求32.2设计思路3第三章 波形发生器的硬件结构4第四章 系统设计54.1正弦波发生器的设计54.2三角波发生器的设计54.3方波发生器的设计64.4波形选择器的设计64.5D/A转换器7第五章 设计结果85.1软件仿

2、真结果85.2硬件测试结果9第六章 总结11第七章致谢12第八章 参考文献13第九章 附录147.1 相关芯片资料147.2 相关程序;1517湖北轻工职业技术学院引言任意波形发生器(AWG)是信号源的一种,它具有信号源所有的特点和要领。我们传统都认为信号源主要给被测电路提供所需的被测信号(各种波形),然后用其他仪表测量感兴趣的参数。可见信号源在电子实验和测试处理中,并不测量任何参数,而是根据使用者的要求,仿真各种测试信号,提供给被测电路,已达到测试的需要。任意波形发生器是一种特殊的信号源,具有综合

3、其他信号源波形生成能力,因而适合各种仿真实验的需要。为近一步了解波形信号发生器的工作原理,我们设计了一种较简单任意波形发生器。要求电路至少可以产生正弦波、三角波、方波,并通过键盘切换三种波形的输出。电路设计中充分利用EDA-V硬件平台实现该波形发生器,并使用示波器测量输出结果。第一章 概述硬件描述语言HDL是EDA技术中的重要组成部分,VHDL是当前最流行的硬件描述语言之一,此语言具有良好的可靠性、可移植性等特点。本设计主要是利用VHDL语言设计一个多功能信号发生器,根据输入信号的选择可以输出正弦波

4、、三角波、方波3种信号,主要使用了Altera公司的MAX+plusII软件。本设计利用VHDL语言使用文本输入法,新建工程,通过设计输入、编译、仿真完成各种信号的设计,然后生成元器件,再使用原理图输入法完成各部分的整合,从而形成一个完整的多波形信号发生器,而后经过锁定引进下载数模转换可以在示波器观察到波形。17湖北轻工职业技术学院第二章 设计说明2.1设计要求要求电路至少可以产生正弦波、三角波、方波,并通过键盘切换三种波形的输出。电路设计中充分利用EDA-V硬件平台实现该波形发生器,并使用示波器测

5、量输出结果。至少产生的如下波形2.2设计思路任意波形发生器是随着不断进步的计算机技术和微电子技术在测量仪器中的应用而形成和发展起来的一类新型信号源。基于EDA-V硬件平台的任意波形发生器具有输出频率稳定、准确,波形质量好和输出频率范围宽等一系列独特的优点,是任意波形发生器研究的一个重要方向。设计将三种波形合并,使它们按操作输出所需波形,波形选择与控制功能由时钟脉冲输入选择模块完成。当选择一种波形时,对应的波形模块输入时钟脉冲,并输出波形数据,其他波形模块的输入则始终0,不能输出波形。但是,其它波形模

6、块始终有0信号输入,也能产生数据,会对输出的波形产生干扰。因此,需要输出波形选择模块来选择有用的波形,隔离干扰数据。为了同时实现时钟脉冲选择与输出波形选择,同时也为了消除延迟,在输出波形选择模块与时钟脉冲选择脉冲中采用同一组控制开关。这样当输入一种控制数据时,输出的波形也就是所需的波形。17湖北轻工职业技术学院第三章 波形发生器的硬件结构AWG的工作过程是,首先接收上位机送来的波形数字信号存储到SRAM,然后启动控制电路从SRAM取出数据送DAC进行数摸转换,转换后的模拟信号送低通滤波器形成波形。如

7、果DAC工作在150MSPS的速度下,可以以150MHz的频率送数据到DAC进行转换,微控制器的晶振输入一般工作在40MHz以下,没有这么高的速度送出数据到DAC,所以考虑采用CPLD构建硬件控制电路。数据首先传送到SRAM,然后在CPLD硬件控制电路的控制下,以150MHz的频率从SRAM中取数送DAC转换。其体系结构如图1所示。如果要形成正弦周期信号,每周期4个点就可以合成一个波形,此时可以输出约38MHz的高频信号。CPLD(复杂可编程逻辑器件)是在传统的PAL、GAL基础上发展而来的,具有多

8、种工作方式和高集成、高速、高可靠性等明显的特点,在超高速领域和实时测控方面有非常广泛的应用。与FPGA相比,CPLD比较适合计算机总线控制、地址译码、复杂状态机、定时/计数器、存储控制器等I/O密集型应用,且无须外部配置ROM、时延可预测等。目前的CPLD普遍基于E2PROM和Flash电可擦技术,可实现循环擦写。Altera公司的MAX7000CPLD配置有JTAG口,支持ISP编程。用VHDL或VerilogHDL设计的程序,借助EDA工具经过行为仿真、功能仿真和

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。