基于cpld的多通道快速数据栈区设计

《基于cpld的多通道快速数据栈区设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于CPLD的多通道快速数据栈区设计

2、第1摘　要：利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO)，并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器，同时利用该芯片的门阵列建立FIFO控制逻辑，控制逻辑分别对4个FIFO栈区进行读写管理控制；即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上，从而提高计算机数据管理通信的速度、效率，以及提高系统的集成度和降低系统的故障率。关键词：多通道快速数据栈区；在系统可编程逻辑器件；FIFO控制逻辑；isPL

3、SI6192在远程通讯系统中，为提高信息的传递速率和系统的利用率，常常需要在2个系统之间进行高速传输大量的数据块，数据块的大小可以是数千字节到数兆字节。在有线远程通讯系统中，通常将多个低速数据通道数据组合并在单一高速数据通道中进行数据传输。每一个低速数据通道数据可以是音频、数据、图像等信息，这些组合信息最终被送入单一高速数据传输通道；在数据接收端，系统将这些数据块分离成多个数据块并分别送入接收端的各数据子通道。为优化系统操作，接收端系统常常提供多个高速数据缓冲区存储数据，如：RAM，FIFO(FirstinFirstout)。然后主

4、计算机会在适当的时机分别处理各通道数据，这种操作方式使主计算机能够从容地处理各通道数据，降低处理器与内存之间的读写时间，提高系统的效率。1　利用FIFO专用芯片建立多通道数据栈区　　FIFO通常被认为是内存设备。带有多个FIFO的设备一般需要相应的控制逻辑，对各个FIFO实现满、空标志的状态设置及地址读写和地址值的记忆功能，需要相当复杂的控制逻辑。由于微处理器的速度相当高，因此对FIFO器件的速度也有相当高的要求，以往该种逻辑功能的实现需要几个逻辑器件并带有外接线，影响FIFO的执行速度和增加系统的故障率；Lattice公司基于ED

5、A技术的(CPLD)复杂可编程逻辑器件ispLSI6192芯片，具有内存模式可构成512×9b或256×18b内存，还拥有可编程寄存器/计数器/计时器模式区及通用可编程门阵列逻辑模式区，其基本结构如图1所示。ispLSI6192FF型已提供带FIFO控制逻辑的单端口256×18b或512×8bFIFO。ispLSI6192SM型芯片提供双端口结构，实际应用中可以根据需要将其256×18b内存并利用芯片地址线及芯片内部可编程逻辑组态成所需要的4个、8个等多个FIFO数据栈区。500)this.style.ouseg(this)">2　

6、FIFO组态及控制逻辑　　FIFO内存组态　利用ispLSI6192双端口内存模式芯片，可将其128×18b内存组态成4个独立双向的FIFO高速数据缓冲区(128×9b)，其逻辑结构功能如图2所示，分别用A端口和B端口地址线的第8位AAB7和BAB7作为4FIFO选择输入信号，对4FIFO做四选一操作；地址寄存器和计数器生成4FIFO的低七位地址信号，该信号由6192芯片的I/O引脚输出，并由该I/O引脚线直接接入A和B端口的低七位地址线AAB0～AAB6和BAB0～FIFO操作　读写地址选择由AAB7和BAB7提供2位读写地址选择

7、线，以选择数据将存入或读出那一个FIFO栈区；4个独立双向的FIFO构成数据块缓冲区每写入数据一次，写地址指针自动加1，并指向下一可写入的地址单元，每读出数据一次，读出地址指针自动加1，并指向下一将要读出数据地址单元。当读写地址相等时，若最后一次为写操作，FIFO置满标志，若最后一次为读操作，置FIFO空标志。500)this.style.ouseg(this)">　　控制逻辑　利用该芯片内的可编程逻辑阵列和寄存器模式可建立起4个FIFO的地址指针寄存器，产生当前读、写地址和地址自动加1计数器，使其实现地址自动加1和地址自动减1的功

8、能，产生下一个将要写入和将要读出的地址；同时综合系统当前正在读出和写入数据操作的FIFO地址和当前系统工作状态及FIFO当前是否为空和是否为满的状态，分别为每一个FIFO置当前空、满标志和允许读写标志，以提供给数据通信中的主处理器决策是否继续进行数据传输；这里只研究其4FIFO控制逻辑的实现。　　图3为FIFO1～4顶层控制图。500)this.style.ouseg(this)">3　4FIFO控制逻辑综合　　FIFO1～4控制逻辑是由时序控制逻辑模块和FIFO读写允许控制模块构成；其时序控制模块如图4所示，完成FIFO的读写允许

9、的判断功能，输出读写允许信号。　　当进行读操作时，如果当前的写地址与下一个要读出的FIFO地址相同，显然FIFO是空的，置空标志；当写操作时，如果当前读地址与下一个要写入的地址相等，说明FIFO满，置满标志；比较模块如图4中所示，输出