利用fpgaip平台开发系统单芯片以8051微控制器为基础

《利用fpgaip平台开发系统单芯片以8051微控制器为基础》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、利用FPGAIP平台开发系统单芯片以8051微控制器为基础

2、第1...lun-on-a-chip；SoC）──透过制程技术和设计方法的突飞猛进而得以达成。但是SoC的进展仍然缓慢，并且对市场的变化非常敏感。此外，开发SoC本质上是一项成本高昂的高风险事业。只有少数公司拥有充沛的资源，能负担将SoC产品发展成为ASIC般生产所需的非经常性工程费用（NRE），即使公司拥有足够资源也必须仔细考虑其投资报酬率。在业界，迅速将产品推出市场非常重要。产品每延迟一周上市，都会造成营业额巨大的损失：举例来说，如果产品的平均售价为1500美元，而其制造商预

3、计销量将增加到至每周100件，那么，设计延迟三个月便会带来超过100万美元的损失。FPGA──灵活的工业设计平台因此，设计人员期望将现场可编程门阵列（FPGA）作为灵活的设计平台。此一趋势在无线通信设计方面更加明显，本文稍后将加以叙述。在这种应用中，最初考虑的是采用特定应用标准产品（ASSP），然后是特定应用集成电路（ASIC）。但是当考虑到上市时间、实施弹性及未来过时等问题时，设计小组决定转而采用FPGA来达成其计画。正如预料一般，上市时间压力并不是导致设计人员转向可编程逻辑组件在设计中获得加值效能的唯一推动力。当今的制程几何能够达成新

4、一代的可编程逻辑组件，可提供更多更高速的逻辑、更快的I/O与更低的价位。因此，FPGA现能用于嵌入式应用，而过去由于性能缘故，只有ASIC或ASSP才能达到这些要求。现今的高效能FPGA不再局限于引进系统连接逻辑，还可作为SoC平台，让设计人员轻易地修改以进行变更、修复错误或在用户需要升级和配合市场发展时研发未来的衍生产品。那些先前选择半客制化ASSP的设计人员，现已不需要再接受应用中不够理想的解决方案；而可以透过比使用ASIC更快的速度建构以客制化FPGA为基础的方案，同时能适应变化多端的市场需求。FPGA使用量增加的另一个原因是可编程

5、组件的IP数量和范围大幅地增加，包括各种标准效能如广泛用于工业应用的8051微控制器。这类预验证和测试的IP专为可编程逻辑应用而最佳化，使设计人员能够快速建构系统并将其编程到FPGA之内。IP通常以窗体或RTL形式提供，所以，设计人员无需更改便可快速使用，或者按照设计要求进行配置。例如，Actel的Core8051与8051指令集兼容，能让设计人员藉由对现有微控制器架构方面的经验，发挥现有的大量代码和工具的优势，进一步缩短开发周期。通常，这类IP都具有额外特性：如Core8051拥有线上除错能力，能简化IP在系统上的除错，协助设计人员更快

6、地将产品推出市场。简化设计、缩短上市时程当产品年产量在10万件以内时，FPGA可以是一个出色的平台，能满足许多工业和嵌入式控制市场区隔的需要。以微控制器为基础的SoC之发展有两个主要因素，分别是需要整合的组件或周边数量，以及所选组件的应用软件和专属驱动程序的整合。在理想的情况下，设计人员当然希望以减少制程步骤和组件数量来缩短开发时间。此外，他们也会简化应用软件的整合。在FPGA内使用的整合IP发展平台是简化设计过程和缩短上市时间的现代化解决方案。在流程图(图一)中，比较了使用大量IP建构微控制器SoC的关键步骤，和使用IP平台开发FPGA

7、设计所需的步骤。IP平台设计将多个组件整合在一个区块中。这些组件区块及平台已经进行预整合和预验证。当然，IP预建构区块的主要问题是用户可能并不想要整合平台中所有的组件和特性。这个问题的解决方法是不单将组件区块、甚至这些组件区块的关键产品特性也设定成可配置状态。《图一　以大量IP建构微控制器SoC和使用IP平台开发FPGA设计所需的步骤流程图》500)this.style.ouseg(this)">500)this.style.ouseg(this)">Core8051事实上，Actel的Core8051是这种预验证、可配置平台的一部分，名

8、为Platform8051。除了8位Core8051微控制器外，它还包括五个其它IP单元：Core10/100、CoreSDLC、CoreI2C、CoreSPI和Core16X50。设计人员可指定这些IP内核的任何配置以达成SoC设计，而付出的时间和费用只占开发ASIC所需的一部分。Core8051是单周期8位微控制器单元，与流行的ASM51指令代码兼容，并且能在40MHz以上频率工作。8051指令代码广泛用于各电子工业领域的嵌入式系统中。(图二)所示为这种内核特性的说明方块图。Core10/100是以太网媒体存取控制器，以10或100M

9、b/s的资料速率与局域网络连接，具有用于物理连接的媒体独立接口（MII），并可按照IEEE802.3标准执行带冲突检测的载波感测多重存取/侦测碰撞（CSMA/CD）算法。这两个IP组成了Pla