欢迎来到天天文库
浏览记录
ID:23805284
大小:54.50 KB
页数:7页
时间:2018-11-10
《基于可编程器件的pcm基群帧同步提取的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、基于可编程器件的PCM基群帧同步提取的设计文章首先分析了PCM帧同步脉冲提取的一般性原理。在此基础上,针对复杂可编程器件的特点提出了一种新的帧同步脉冲提取的实现方法;并在Quartus2.1开发软件环境下,应用VHDL语言,在复杂可编程器件EPM7064SCL44-5上,实现了所提出的设计。该系统将所有的硬件电路集成在一个芯片上,其功能经过仿真验证,结果与预期的帧同步脉冲输出的时间间隔相一致。该系统可以在不改变整体结构的基础上,进行升级和维护。关键词:EPM7064SCL44-5器件;在系统可编程;帧同步识别;帧同步保护
2、1引言 大规模可编程器件(VLSI)[1][2]工程是近几年迅速发展起来的综合计算机软件、电路硬件、微电子技术等领域的现代电子电路设计学科。对VLSI器件的开发越来越受到业内人士的重视,它的应用范围在迅速扩大。本文在分析了PCM基群帧同步提取的本质特点后,提出了一种新的PCM编码32路时分复用基群[3][4][5]信号的帧同步信号提取的实现方法,并且下载到ALTERA公司的在系统可编程器件EPM7064SCL44-5[1][2]上,进行了验证和测试。该设计将所有硬件电路集成在一个芯片上,克服了传统采用分离硬件电路实现而
3、带来的抗干扰差和判决门限电平不容易调整等缺陷。2帧同步识别的理论分析[5][6] 在可靠的通信系统中,要保证接收端能够正确解调出信息,必须要有一个同步系统,以实现发送端和接收端的同步,因此同步提取在通信系统中是至关重要的。本文设计的帧同步提取是在每一帧的前面加巴克码,时分复用信号是PCM30/32信号,基群一帧的时间是125us,一帧分为32个时隙,其中第一个时隙是帧同步信号,第16个时隙是信令信号,其余30路供用户使用。每一个时隙以8个比特进行编码,一个比特的时间近似0.488ns,基群的信息速率为2.048MB。因
4、为巴克码具有良好的自相关性和互相关性,当数据信息中的巴克码和本地同步头的码完全相同时,其相关峰最大。但这个峰值可能不会达到理论值,这是因为在数据传输中,数据流及同步头都要受到噪声的干扰。如假设巴克码为p(n),第n路数据是data(n),数据中携带的噪声是N(n),那么data(n)和巴克码p(n)之间的循环互相关函数为: 式中,L是巴克码p(n)的长度。当data(n)正好与巴克码p(n)码对齐,即data(n)=p(n)十N(n)时,有: 由于N(n)与巴克码p(n)是互不相关的,因此上式的前半部分相关值很小
5、;而对于它的后半部分,当信号中的同步头与本地的巴克码p(n)完全对应,即p(n)=p(k+n)时,Rdp(k)将得到最大相关值。七位巴克码的尖锐的峰值可达17dB。如图1所示,信号中的帧同步头为七位巴克码1110010,当数据信息S-IN中的巴克码和本地同步头1110010的码完全相同时,系统输出一个峰值脉冲GAL,通信系统的接收端通过检测这个尖锐的峰值,就可推定时分复用信号的一帧开头或结束。如上述分析可知,在数据传输中,数据流及同步头都要受到噪声的干扰。因此,在同步脉冲提取的系统中,还包括对输出同步脉冲的保护电路,提高
6、系统的抗干扰性能。 3基于EPM7064SCL44-5器件的帧同步提取的设计 在系统编程技术ISP(In-SystemProgrammabilityProgrammabledigitalCircuits)[1][2]是数字系统设计的新方法,它不需专用的编程器,而是直接在用户自己设计的目标系统中或线路板上对复杂可编程器件编程,即使设计者的硬件电路直接写入可编程器件中。一旦写入,器件就直接执行设计者的硬件电路功能,而不靠执行程序指令工作;成为产品后还可根据用户的需要进行反复编程,便于局部修改和扩充电路功能。它的应用提高了
7、产品的集成程度和可靠性[1][2]。此处所使用的在系统可编程器件是美国ALTERA公司的EPM7064SCL44-5芯片,用一根七芯电缆将PC机的并行口与目标系统上的在系统编程器件相连接,便可对其编程。 本文设计首先采用“自顶向下”(Top.Dop:std_logic_vector(6dop(6)=b时,判决器输出高电平,否则为低电平,这样就形成了识别脉冲GAL。选择器和判决器及rs触发器等构成对输出的帧同步脉冲的后方保护。3.2帧同步脉冲的输出及前方保护模块 帧同步脉冲的输出及前方保护模块由钟控rs触发器模块、32
8、分频、5分频及若干简单门电路组成。它们的连接关系如顶层结构图2所示。(1)钟控rs触发器有两个二级模块组成,如图5所示。钟控模块CLKCONTR控制触发器的使能引脚,当位同步输入信号CLK的第一个上升沿到来时,就将触发器的使能端RES置成高电平,使触发器能够工作时。(2)32分频器对32路时隙脉冲进行计数,即当PCM
此文档下载收益归作者所有