基于pci软“核”的pci总线接口设计与实现

《基于pci软“核”的pci总线接口设计与实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于PCI软“核”的PCI总线接口设计与实现

2、第1根据插卡的功能进行最优化，不必实现所有的PCI功能机以将PCI插卡的用户逻辑与PCI接口逻辑集成在一个芯片上，实现紧凑的系统设计。当系统升级时，只需更改可编程器件的逻辑，无需更新PCB版图。许多可编程器件产生厂商都提供经过测试的PCI接口功能模块，如Xilinx公司的LogiCore,Altera公司的AMPP（AlteraMegafunctionPartnersProngam）。下面介绍用Xilinx公司的LogiCore来实现控制连接在PCI局部总线上的外设。1Xi

3、linx公司的LogiCore简介Xilinx公司的LogiCore逻辑框图如图2所示。可以看出，该LogiCore的功能是将左边复杂的PCI接口转换成右边的用户接口信号：周期控制信号（包括用于配置PCI接口的信号CEG[255:0]）、从设备控制信号、主设备控制信号、状态机信号等。其主要的功能是起一个桥梁作用，完成用户设备与PCI总线的信息传送，并且可以在BusMaster方式下直接访问系统主存储器。图2的LogiCorem逻辑框图只给出Xilinx的LogiCore中与PCIMaster控制器有关的关键信号。现在就

4、以上信号进行介绍：PCIHost端总线接口：AD[31：0]　　基于PCI软“核”的PCI总线接口设计与实现

5、第1根据插卡的功能进行最优化，不必实现所有的PCI功能机以将PCI插卡的用户逻辑与PCI接口逻辑集成在一个芯片上，实现紧凑的系统设计。当系统升级时，只需更改可编程器件的逻辑，无需更新PCB版图。许多可编程器件产生厂商都提供经过测试的PCI接口功能模块，如Xilinx公司的LogiCore,Altera公司的AMPP（AlteraMegafunctionPartnersProngam）。下面介绍用Xilinx公司

6、的LogiCore来实现控制连接在PCI局部总线上的外设。1Xilinx公司的LogiCore简介Xilinx公司的LogiCore逻辑框图如图2所示。可以看出，该LogiCore的功能是将左边复杂的PCI接口转换成右边的用户接口信号：周期控制信号（包括用于配置PCI接口的信号CEG[255:0]）、从设备控制信号、主设备控制信号、状态机信号等。其主要的功能是起一个桥梁作用，完成用户设备与PCI总线的信息传送，并且可以在BusMaster方式下直接访问系统主存储器。图2的LogiCorem逻辑框图只给出Xilinx的L

7、ogiCore中与PCIMaster控制器有关的关键信号。现在就以上信号进行介绍：PCIHost端总线接口：AD[31：0]时分复用地址/数据信号，在帧信号有效的一个时钟AD[31:0]上的信号为地址信号。C/BE[3:0]命令/字节使能信号，在帧信号有效的第一个节拍，指示总线作业类型。FRAMF由总线上设备驱动，指明传输的起始时间和终止时间，在该信号有效期间表示总线传输开始，当该信号无效时，传输的是最后一个数据节拍。IRDY由总线主设备驱动，读操作时表示总线传输开始，当该信号无效时，传输的最后一个数据节拍。IRDY由

8、总线主设备驱动，读操作时表示已准备好接受数据，写操作时表示有效数据已经在数据上。TRDY由从设备驱动，读操作时从设备正在把有效数据放在数据总线上；写操作时表示从设备准备接受来自Host的数据。DEBSEL译码出的地址在该设备的地址范围内时，则该信号有效。IDSEL配置读、写期间由Host发出的片选信号。STOP从设备向Host表示停止目前信号的传送。PAR奇偶校验信号，它通过AD[31:0]和C/BE[3:0]进行奇偶校验。PERR该信号只报告数据奇偶校验错。SERR该信号只报靠地址奇偶校验错，或者特殊命令序列中的数据

9、奇偶校验错。INTR_A表示PCI设备请求中断。REQ表示总线主设备向仲裁器发出要占用PCI总线的请求。User端总线接口：ADIO[31:0]地址数据复用总线，该总线由三态缓冲器驱动。ADDR[31:0]在地址周期，输出PCI总线当前作业的起始地址。DEVSEL_USR是DEVSEL信号的“克隆”版本。FRAME_USR是FRAME信号的“克隆”版本。500)this.style.ouseg(this)">STOP_USR是STOP信号的“克隆”版本。CFG_HIT表明一个有效的配置周期开始。ADDR_VLD表明当前

10、作业地址线的起始地址有效。S_SRC_EN在Slave模式读操作期间，告诉用户模块驱动下一片数据到总线ADIO[31:0]上。S_DATA_VLD表明当前ADIO[31:0]上的数据为有效数据（在Slave模式下）。BASE_HIT[7:0]表明基地址寄存器译码并选中相应的PCI映射空间。CFG[255:0]PCI设备配置空间接口