基于cpld120mhz高速a-d采集卡设计

《基于cpld120mhz高速a-d采集卡设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于CPLD120MHz高速A/D采集卡设计

2、第1AD9054BST－135是一种低价位135MSPS的8位A／D转换器，其模拟输入电压峰峰值为1V，且内置2．5V参考电压，采用＋5V单电源供电，并可与TTL电平接口，具有单8位或双8位A／D转换结果输出模式，采用TQFP－44脚封装形式，其内部结构如图1所示，各管脚的定义如下：AIN：模拟电压输入正端；：模拟电压输入负端；ENCODE：时钟输入正端；：时钟输入负端，通常应通过电容耦合接地；：输出数据模式设置引脚。该脚为1时，采用单8位A／D转换结果输出模式。该脚为0时，采用双8位A／D转换结果输出模式；DS：数据同步

3、控制引脚，正脉冲输入；AD7～DA0：A／D转换输出；DB7～DB0：A／D转换输出；VREFOUT：＋2．5V参考电压输出；VREFIN：参考电压输入；DVD：＋5V电源输入端；GND：电源地。使用时，如将接地，则AD9054工作于双8路数据输出模式。上电后，DA7～DA0及DB7～DB0均以二分之一的ENCODE频率（即120MHz／2）输出A／D转换结果，因此从DA7～DA0及DB7～DB0读取的A／D转换结果，无法知晓DA口与DB口的数据所对应的采样点在时序上的先后。这样，需要加一个数据同步脉冲DS信号，并让DS正脉冲的后沿后的4个时钟周期上的DA口与DB口同

4、步有效，即在DS后沿的第2N＋1与2N＋3个ENCODE上升沿期间输出第K点采样值的转换结果；在DS后沿后第2N＋2与2N＋4个ENCODE上升沿期间输出第K＋1点采样值的转换结果（注：N≥1，K≥0，K＝0对应的采样值为DS下降沿后ENCODE第一次上升沿时刻所对应的采样输入值）。因此，在施加DS信号后就可以得知任一时刻A口数据与B口数据所对应的采样点在时间上的先后顺序，以便读取有用的A／D转换数据。2系统设计原理500)this.style.ouseg(this)">图2是基于CPLD的高速A／D采集卡的系统设计原理框图。图中，89C51送往EPM7128S的控制

5、信号包括一个A／D启动信号SAD、一个读SRAM信号RRD和一个地址加一控制脉冲ACLK。而EPM7128S送往AD9054的信号为一个DS同步信号，送往89C51的信号为转换结束信号（接INT0）和超前触发地址串行输出信号SADR。EPM7128S送往61128－15SRAM的信号包括读信号RD、写信号的地址信号共用。为了节省EPM7128S的I／O口线，可将61128－15的片选线接地。QA信号为外触发A／D转换控制信号。在本文所介绍的A／D数据采集卡中，负延迟触发存贮深度为2k字节。上电复位后，89C51向EPM7128S发一个A／D启动信号时，EPM7128S

6、也会发一个DS同步脉冲给AD9054，在四个时钟后，EPM7128S输出Hz的频率经锁存处理后送往SRAM，每锁存AD9054数据一次（2字节）将地址ADR0～13加1。当地址为3FF时（即1k），清地址计数器以使其为零。此后，地址计数器仍以60MHz的频率加1计数，而锁存器仍以60MHz的频率锁存双8位数据并写入SRAM。当地址为3FF时再一次清零，在外触发信号QA到来之前，CPLD就这样控制着整个电路以使其在2k字节存贮深度内作超前循环采集。当某一时刻的QA信号到来时，CPLD首先将此时的地址信号的前10位ADR0～9锁存，随后将地址计数器置为400H，而后地址计

7、数器仍以60MHz的频率加1计数，而锁存器也以60MHz的频率锁存双8位数据并写入SRAM。当地址计数器为1FFFFH（即128k）时，地址计数器停止计数，锁存器停止锁存数据并对外输出高阻态，CPLD向89C51送出转换结束信号ADEND，并置中的A／D数据以及CPLD中的超前地址ADR0～9。首先89C51将送出一个RRD信号给EPM7128S，EPM7128S收到RRD信号后立即置RD信号有效，同时将地址计数器清零。此时，两片SRAM均输出地址为0的单元的数据，同时由CPLD的SADR线输出负延迟触发地址ADR0～9中的ADR0位。89C51则可通过P0和P2口由

8、DINA和DINB分别读取SRAM中的数据，并通过P1口由SADR读地址ADR0位。此后89C51便向EPM7128S发出一个地址加一脉冲ACLK，EPM7128S在收到这个ACLK脉冲后使ADR0～13加1，同时CPLD由SADR线输出负延迟触发地址ADR0～9中的ADR1位。这样，89C51便可通过不断地发ACLK脉冲来使P0、P2口的DINA和DINB分别读取SRAM中的数据，并通过P1口来由SADR读负延迟触发地址ADR0～9。3CPLD部分的设计由于EPM7128SQC100的内部逻辑电路是整个系统设计的关键，因此，了解EPM7128SQC