tms320c54xdsp的视频图像采集接口设计

tms320c54xdsp的视频图像采集接口设计

ID:24183176

大小:49.00 KB

页数:4页

时间:2018-11-13

tms320c54xdsp的视频图像采集接口设计_第1页
tms320c54xdsp的视频图像采集接口设计_第2页
tms320c54xdsp的视频图像采集接口设计_第3页
tms320c54xdsp的视频图像采集接口设计_第4页
资源描述:

《tms320c54xdsp的视频图像采集接口设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、TMS320C54xDSP的视频图像采集接口设计

2、第1内容加载中...1电路原理采集电路如图1所示,由视频缓冲器、视频A/D转换器和视频同步分离电路等组成。1.1视频缓冲器来自摄像机的标准黑白全电视信号的幅度峰-峰值为1V,要送往A/D转换器和行、场同步分离电路,而A/D转换器的满量程为2V,因此,视频缓冲器要对全电视信号进行阻抗匹配和电压放大,并能对全电视信号进行黑电平调整。图1中,U8构成视频缓冲器,增益为+2;调整电阻sps的高速并行A/D转换器,最大量程为2V。TLC5510的参考电压可由其内部的3个

3、电阻R1、Rref、R2设定,如图2所示。500)this.style.ouseg(this)">按图2连接,将参考低电压设定为0.6V,参考高电压设定为2.6V,电阻Rref上的2V压降即为满足程电压。当输入电压为0.6V时,A/D转换的输出数据为0;当输出电压为2.6V时,A/D转换的输出数据为255。TLC5510有1个转换时钟输入端(CLK)和1个片选端(OE)。CLK的下降沿启动A/D转换,1次A/D转换需要2.5个CLK周期,即第1个CLK的下降沿启动A/D转换后,要等第3个CLK的上升沿出现时,

4、第1个A/D转换数据才会准备好。当片选信号(OE)为低电平时,A/D转换数据输出到外部数据总线上,供DSP读取。1.3采集电路的DSP的连接采集电路与C5402的连接如图3所示。其中,U19是16位宽度的高速总线收发器,并具有电平转换的功能,将5V的奇偶场信号、复位同步信号和A/D转换器输出的数字信号转换为C5402能接受的3.3V信号。仔细分析了TLC5510的工作原理和C5402的读/写时序[1]后,没有将TLC5510作为C5402的扩展I/O口,而是将TLC5510作C5402的一个扩展的外部存储单元

5、。用该单元的读选通信号(ADR)与TLC5510的CLK和OE相连(如图3所示),这样C5402读TLC5510时,1条读数指令完成2个操作:启动A/D转换并读取A/D转换数据。不过当前的A/D转换结果要等到第4次读该端口时才能得到,A/D转换的时序如图4所示。读选通信号(ADR)是由高速译码器(74AHCT138)经过一级译码得到。这种设计方案既简化了线路,又简化了数据采集的程序设计,减少了DSP参与A/D转换的时间。实验证明该设计方案性能优越——DSP在采集图像数据时只要直接读TLC5510就可以了。1.

6、4同步分离电路同步分离电路采用LM1881。该器件能接收PAL制、NTSC制和SECAM制的全电视信号,输出复合同步信号、垂直同步信号、奇偶场信号和色同步旗形脉冲信号。本电路中,复合同步信号与C5402的INT0引脚相连,奇、偶场信号与C5402的输入引脚BIO相连(如图3所示)。C5402根据奇、偶场信号找到一场图像的开始,做好采集图像数据的准备。500)this.style.ouseg(this)">当复合同步信号到来时,C5402响应行中断(INT0),连续采集一行图像数据。2图像采集压缩卡的图像采集是

7、由C5402直接完成的。初始化结束后,C5402按缺省模式或主机命令的求确定图像的大小和采集速率等参数,然后根据奇、偶场信号和复合同步脉冲信号来采集图像数据。2.1采集流程采集流程可分为以下几个步骤:①等待场开始。②当场开始信号到来时,C5402进入场处理子程序,开放行中断做好采集一场数据的准备。根据奇、偶场信号可以决定是采集奇场图像还是采集偶场图像,或者采集一帧完整的图像。③当复俣同步信号到来时,C5402进入中断服务子程序,连续采集一行图像数据,并将图像数据存入扩展的数据存储器中。当一场或一帧图像各行数据

8、都采集完毕后,关闭中断。2.2行、场处理DSP接收到场开始信号后进入场处理子程序中。在场处理子程序中,先确定将要采集的图像的大小并设置采集、编码及发送过程中要使用的参数,然后打开行采集中断INT0,延时一定数目的行周期后退出场处理子程序,进入图像采集阶段。行采集中断要完成图像采集和其它一些任务。在每行图像采集之间应根据图像大小延时一段时间,以保证采集到的图像位于画面的中心。在采集图像时,每隔140ns读取一个A/D转换数据,并存入帧缓冲器。由于读取A/D转换结果和写帧缓冲器只用了80ns,因此可以先将图像数据

9、减去128,再存入帧存储器,这样就进行了JPEG编码时就不要执行减128操作了,节约了时间。500)this.style.ouseg(this)">结束语本电路成本低、容易实现、占用DSP时间少、能满足黑白电视信号的采集,在合肥工业大学DSP联合实验室研制的便携式准动视频图像压缩系统[2]中得到应用,效果良好。以本电路为基础,使用TI公司的其它高速视频A/D转换器,例如TLC5540或TLC5580

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。