基于pspice的电路容差分析在储能放电电路的设计

《基于pspice的电路容差分析在储能放电电路的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于Pspice的电路容差分析在储能放电电路的设计在电子设备研制与应用中，经常会遇到因元器件参数漂移导致电路性能变化，电路功能失效等问题，这些问题不仅延长设计周期，还增加维护成本，因此在电路设计过程中需引入电路容差分析来提高电路的可靠性。电路容差分析是由日本质量管理专家田口玄一于20世纪60年代提出的，作为三次设计（系统设计、参数设计、容差设计）的一种重要分支，它大大提高了电路可靠性，保证了电路的输出一致性、降低了设计生产成本。电路容差分析就是建立电路性能关于电路元器件参数容差范围的数学模型，分析器件参数容差对电路性能的影响

2、情况，从而优化设计。1电路容差分析方法国家军标GJB/89-97《电路容差分析指南》中指出，容差分析是一种预测电路性能参数稳定性的方法。常用的分析方法有两种，一是以灵敏度为基础的方法，如最坏情况分析法，（仿真曲线图3无偏差和偏差为10%电流周期T仿真曲线由仿真曲线可知，结果满足要求。为了得到更好的经济指标，放宽器件的偏差要求，可继续将表1中的偏差范围取值为11%或更大来进行仿真研究。当偏差范围取值为11%、12%时，系统仍然满足指标要求，但当偏差范围取值为13%时，电流幅值的仿真曲线为图4所示，同样曲线1为无偏差时情况，曲线

3、2为最坏情况曲线。图4无偏差和偏差为13%电流幅值IM仿真曲线由图4可知，在偏差取值为13%时，电流幅值几乎小于3.0kA，电路可靠性不够，因此，选择元器件参数偏差为12%，是经济指标和可靠性指标都较好的偏差范围。4结论对某储能放电电路应用Pspice进行最坏情况分析，显示该放电单元电路元器件参数偏差选为12%的条件下，放电电流周期和幅值均能满足电路性能指标要求，为实际生产提供了理论依据，节省了设计时间，扩大了器件选型范围，降低了电路成本。【