基于matlab的2-3卷积码编码译码设计与仿真

《基于matlab的2-3卷积码编码译码设计与仿真》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、设计报告课程名称：通信工程方向设计设计名称：2/3卷积码编译码器仿真与性能分析姓名：学号:班级：指导教师：起止日期：2011.12.12-2012.1.6方向设计任务书学生班级：学生姓名：学号：设计名称：2/3卷积码编译码器仿真与性能分析起止日期：2011.12.12-2012.1.6指导教师：设计要求：（1）分析2/3卷积码编码器结构；（2）分析2/3卷积码译码的Viterbi算法；（3）基于SIMULINK进行2/3卷积码的纠错性能仿真；方向设计学生日志时间设计内容12.15-12.17查看题目及设计要

2、求。12.18-12.23查阅相关资料，设计方案。12.23-12.27编写报告及调试程序。12.28-12.29完善修改课程设计报告。12.30-12.31答辩。方向设计考勤表周星期一星期二星期三星期四星期五方向设计评语表指导教师评语：成绩：指导教师：年月日2/3卷积码编译码器仿真与性能分析摘要：卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。本文简明地介绍了卷积码的编码原理和Viterbi译码原理。并

3、在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。最后，通过在仿真过程中分别改变卷积码的重要参数来加深理解卷积码的这些参数对卷积码的误码性能的影响。经过仿真和实测，并对测试结果作了分析。关键词：卷积码编码器、viterbi译码器、SIMULINK目录一设计目的和意义1二设计方法1三设计原理13.1卷积码的基本概念13.2卷积码的结构23.3卷积码的图解表示33.3.1卷积码的树状图33.3.2卷积码网格图43.4卷积码的解析表示43.5卷积码的译码53.5.1卷积码译

4、码的方式53.5.2卷积码的viterbi译码6四SIMULINK下的仿真设计74.1SIMULINK下卷积码的仿真74.1.1SIMULINK仿真模块参数设置及意义84.2改变卷积码参数分析124.2.1回溯长度对卷积码的影响124.2.2约束长度对卷积码的影响14五心得体会15六参考文献15一、设计目的和意义因为信道中信号不可避免会受到干扰而出错。为实现可靠性通信，主要有两种途径:一种是增加发送信号的功率，提高接收端的信号噪声比;另一种是采用编码的方法对信道差错进行控制。前者常常受条件限制，不是所有情况

5、都能采用。而编码理论可以解决这个问题，使得成本降低，实用性增强。随着现代通信的发展，卷积码以其高速性和可靠性在实际应用中越来越广泛。1967年Viterbi译码算法的提出，使卷积码成为信道编码中最重要的编码方式之一。在卷积码中，因为Viterbi算法效率高，速度快，结构相对简单等特点，被广泛应用于各种数据传输系统。特别是深空通信、卫星通信系统中。因此采用Viterbi译码算法具有非常现实的意义。二、设计方法本文在分析卷积码编译码器原理的基础上，通过基于MATLAB的SIMULINK下的模块对卷积编码，解码进

6、行仿真。通过仿真可以更清楚的认识到卷积码的编码，解码的各个环节，并对仿真结果进行了分析。得出卷积码Viterbi译码的误比特性能和回溯长度，码率，约束长度的关系。三、设计原理3.1卷积码基本概念卷积码是一种性能优越的信道编码。(n,k,N)表示把k个信息比特编成n个比特，N为编码约束长度,说明编码过程中互相约束的码段个数。卷积码编码后的n个码元不仅与当前组的k个信息比特有关,而且与前N-1个输入组的信息比特有关[6]。编码过程中相互关联的码元有N×n个。R=k/n是卷积码的码率,码率和约束长度是衡量卷积码的

7、两个重要参数。卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。卷积码的纠错能力随着N的增加而增大，而差错率随着N的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。分组码的译码算法可以由其代数特性得到。卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码3.2卷积码的结构图2-1卷积码的编码器一般都比较简单。下图2-1是一般情况下的卷积码编码器框图。它包括：一个由N段组成的输入移位寄存

8、器，每段有k级，共Nk位寄存器；一组n个模2和相加器；一个由n级组成的输出移位寄存器。对应于每段k个比特的输入序列，输出n个比特。由图可知，n个输出比特不但与当前k个比特的输入比特有关，而且与以前的（N-1）k个输入信息有关。整个编码过程可以看成是输入信息序列与由移位寄存器和模2加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。图2-2如图2-2是卷积码（3，2，2）卷积编码器的一个框图。左边是信息的输入