基于fpga的嵌入式监控系统设计

基于fpga的嵌入式监控系统设计

ID:24795056

大小:110.01 KB

页数:10页

时间:2018-11-16

基于fpga的嵌入式监控系统设计_第1页
基于fpga的嵌入式监控系统设计_第2页
基于fpga的嵌入式监控系统设计_第3页
基于fpga的嵌入式监控系统设计_第4页
基于fpga的嵌入式监控系统设计_第5页
资源描述:

《基于fpga的嵌入式监控系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的嵌入式监控系统设计来源:无线测温http://www.testeck.com目前,图像监控系统大多采用PC和视频采集卡作为系统主要部分,基于嵌入式技术的图像监控系统设备在我国还只是起步阶段,没有成熟的产品应用。这一现状的根本原因就是我国在开发这类产品时,没有统一的开发标准和共用的开发平台,而且没有可靠的功能和性能测试标准,各个企业的开发技术力量分散,极大的影响了该类产品开发的效率和可靠性。而制造出来的产品同国外同类产品相比,功能相差太大,没有竞争力,市场基本上被国外公司所占领。因此,开发一个该类嵌入式系统势在必行。系统总体方

2、案为了实现自动图像报警和图像采集,本文设计了动体检测算法,这是因为绝大多数情况下我们只对监控区域中运动的物体感兴趣,这样可以过滤掉只包含静态背景的图像,从而降低了对有限的嵌入式硬件资源的消耗。由于活动物体大多是人,而且这也是图像监控的目标,为此加入了人体信号探测器,用以辅助动体检测,以达到降低图像报警误报率的目的。本系统主要集成了图像采集、控制和存储等器件或芯片,组成了以FPGA为控制核心的实时图像监控系统。系统的总体方案如图1所示。  图1图像监控系统结构图系统工作流程为:系统上电后,FPGA从外部EEPROM自动加载程序,I2C模块对

3、CIS进行初始化工作参数配置。CIS向FPGA输入图像数据信号,FPGA将采集的原始数据(RAW)转换成RGB格式,帧缓冲模块(FrameBuffer)每次将相邻两帧图像数据写入SDRAM,然后比较这两帧图像的差值,如果差值大于设定的阈值,并且人体探测器输出高电平,就认为检测到了外界场景的运动,系统会自动将捕获的图像输出到SD卡进行存储。图2给出了系统的工作流程。  图2系统工作流程图  图3电源电路原理图系统硬件设计与实现图像监控系统处理的数据量较大,同时还要满足实时性要求,因此板载电路需要选用容量较大,速度较快的器件。本系统采集的一帧

4、图像分辨率大小为640×480,色深是24位,检测时需要在SDRAM缓存两帧,因此SDRAM的容量必须大于1.8M字节(640×480×3×2=1843200字节),由于每个像素位宽为24位,同时NIOS是32位的处理器,所以SDRAM的位宽最好是32位。外部提供给FPGA的晶振频率必须大于CIS的像素时钟25MHz。考虑到检测算法需要较多的逻辑资源,因此FPGA的片内LE要很丰富,另外FPGA的管脚必须要满足外部器件连接的要求,在本系统中要实现所有器件的I/O口相连,FPGA的I/O管脚必须大于150个。由于电路原理图较多,这里只给出其

5、中的一部分。主控制芯片电路本系统选用的Cyclone系列FPGA器件的具体型号是EPlCl2Q240C8。逻辑资源达12060个逻辑单元(LE,LogicElements),片内RAM的容量为239616bits。完全可以满足图像采集的设计要求。其内核供电采用1.5V、0.13um工艺,功耗较低。Cyclone器件支持各种单端I/O接口标准,如3.3V、2.5V、1.8V、LVTTL、LVCMOS、SSTL。Cyclone器件具有两个可编程锁相环(PLL)和八个全局时钟线,提供健全的时钟管理和频率合成功能,实现最大的系统性能。Cyclon

6、e器件具有高级外部存储器接口,允许设计者将外部单数据率(SDR)SDRAM,双数据率(DDR)、SDRAM和DDRFCRAM器件集成到复杂系统设计中,而不会降低数据访问的性能。Cyclone系列FPGA器件基于一种全新的低成本架构,从设计之初就充分考虑了成本的节省,因此可以为价格敏感的应用提供全新的可编程的解决方案。电源电路一般而言,FPGA器件出于芯片设计、多电平接口的需要,电源都分为两组:VCCINT和VCCIO,即内核电源和I/O电源,随着芯片内部连线尺度的逐渐减小,核心电源电压和接口电压也越来越低。本设计中EPlCl2器件的VCC

7、INT为1.5V,VCCIO为3.3V。目前总的来说有三种电源解决方案,分别是线性稳压器电源(LDO)、开关稳压器电源和电源模块。LDO线性稳压器适用于降压变换,具体效果与输入/输出电压比有关。从基本原理来说,LDO根据负载电阻的变化情况来调节自身的内电阻,从而保证稳压输出端的电压不变。其变换效率可以简单地看作输出与输入电压之比。由于采用线性调节原理,LDO本质上没有输出纹波。与LDO相比,DC/DC调整器输出纹波电压较大、瞬时恢复时间较慢、容易产生电磁干扰(EMI)。系统电源输入电压为5V,3.3V电压供电部分采用了ASl084;此外,

8、对于FPGA的PLL工作需要的1.5V电源部分,采用AMS1117-1.5LDO来实现。由于Altera的PLL是模拟电路实现的,其对电源噪声比较敏感,所以在设计PCB的时候,对给PU的供电部

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。