带通滤波电路设计

《带通滤波电路设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、带通滤波电路设计一．设计要求（1）信号通过频率范围f在100Hz至10kHz之间；（2）滤波电路在1kHz的幅频响应必须在±1dB范围内，而在100Hz至10kHz滤波电路的幅频衰减应当在1kHz时值的±3dB范围内；（3）在10Hz时幅频衰减应为26dB，而在100kHz时幅频衰减应至少为16dB。二．电路组成原理由图（1）所示带通滤波电路的幅频响应与高通、低通滤波电路的幅频响应进行比较，不难发现低通与高通滤波电路相串联如图（2），可以构成带通滤波电路，条件是低通滤波电路的截止角频率WH大于高通电路的截止角频率WL，两者覆盖

2、的通带就提供了一个带通响应。图（1）低通截止角频率高通截止角频率必须满足WL

3、所要求的带通滤波电路。由教材巴特沃斯低通、高通电路阶数n与增益的关系知Avf1=1.586，因此，由两级串联的带通滤波电路的通带电压增益（Avf1）2=（1.586）2=2.515,由于所需要的通带增益为0dB,因此在低通滤波器输入部分加了一个由电阻R1、R2组成的分压器。图（3）三．元件参数的选择和计算在选用元件时，应当考虑元件参数误差对传递函数带来的影响。现规定选择电阻值的容差为1%，电容值的容差为5%。由于每一电路包含若干电阻器和两个电容器，预计实际截止频率可能存在较大的误差（也许是+10%）。为确保在100Hz和10k

4、Hz处的衰减不大于3dB.现以额定截止频率90Hz和1kHz进行设计。前已指出，在运放电路中的电阻不宜选择过大或较小。一般为几千欧至几十千欧较合适。因此，选择低通级电路的电容值为1000pF，高通级电路的电容值为0.1μF，然后由式可计算出精确的电阻值。对于低通级由于已知c=1000pF和fh=11kHz,由式算得R3=14.47kΩ,先选择标准电阻值R3=14.0kΩ.对于高通级可做同样的计算。由于已知C=0.1μF和fL=90Hz，可求出R7=R8≈18kΩ 考虑到已知Avf1=1.586，同时尽量要使运放同相输入端和反相

5、输入端对地的直流电阻基本相等，现选择R5=68k，R10=82k,由此可算出R4=(Avf1-1)R5≈39.8k,R9=(Avf1-1)R10≈48k，其容差为1％。设计完成的电路如图所示。信号源vI通过R1和R2进行衰减，它的戴维宁电阻是R1和R2的并联值，这个电阻应当等于低通级电阻R3(=14k)。因此，有由于整个滤波电路通带增益是电压分压器比值和滤波器部分增益的乘积，且应等于单位增益，故有联解式和，并选择容差为1％的额定电阻值，得R1=35.7kΩ和R2=23.2kΩ。三．电路仿真分析1.设计好电路后，根据电路图进行仿

6、真。仿真图如图（4）图（4）2.仿真电路调试及测试结果（红线为输入，黄线为输出）图（5）仿真图（1）输入100HZ，Vpp=5v正弦波图（6）（2）输入300HZ，Vpp=5v正弦波图（7）（3）输入1000HZ，Vpp=5v正弦波图（8）（1）输入3KHZ，Vpp=5v正弦波图（9）（5）输入30KHZ，Vpp=5v正弦波图（10）波特图图（11）1、通频带内满足增益要求2、转折频率点（上下限频率处）衰减在要求范围内3、上下限频率点十倍频幅频衰减符合要求