数字电路课程设计--数字闹钟计时器

《数字电路课程设计--数字闹钟计时器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字电路课程设计姓名：李志波专业：电子信息工程年级：2012级数字闹钟计时器一．实验目的1．通过这个实验进一步了解掌握各种功能芯片的功能，并能够在电路系统中正确应用。2．强化巩固专业课课程内容，学会对电路的系统分析。3．初步了解基础的电路设计思路和方法，锻炼自己的动手能力，巩固电子焊接技术。二．实验原理1.显示译码器74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的引脚图及功能如下：（a）要求输入数字0~15时“灭灯输入端”BI必须开路或保持高电平，如果不要灭十进制的0，则“动态灭灯输

2、入”RBI必须开路或者为高电平。（b）当灭灯输入端BI接低电平时，不管其他输入端为何种电平，所有各端输出均为低电平。（c）BI/RBO是线与关系，既是“灭灯输入端”BI又是“动态灭灯输出端”RBO。2.数码显示器LC5011-11就是一种共阴极数码显示器，它的管脚图如图1，X为共阴极，DP为小数点。其内部是八段发光二极管的负极连在一起的电路。当在a.b.c.d.e.f.g.DP加上正向电压时，各段二极管就会被点亮，例如，利用74LS48和数码管组合成的显示译码电路。ABCD四个引脚接上一级输出LT,RBO/BI，RBI接高电平，

3、或悬空。3,十进制集成计数电路74LS9074LS90时异步二-五-十进制计数器。其管脚图如图它的内部由两个计数电路组成，一个为二进制，计数电路，计数脉冲输入端为CP1,输出端为QAQBQCQD.这两个计数器可独立使用，当QA连到CP2时，可构成十进制计数器。它具有复零输入端ROA,ROB和复9输入端R9AR9B。如果复零输入端ROA,ROB皆为高电平时，计数器复零；如果复9输入端R9A,R9B皆为高电平时，计数器复9。计数时ROA,ROB其中之一接高电平或者二者都接高电平，并要求复9输入端R9A,R9B其一接低电平或者同时接低

4、电平。用74LS90接成的24进制计数器电路如图通过对电路的改变可实现60进制技术功能。同时当复零输入端ROA,ROB皆为高电平时，可实现同步清零功能其功能扩充电路如下4.数值比较器74LS8574LS85是二进制数值比较器，其输出端我I比较结果输出端，有A>B,A=B,A

5、滤波电容，通常R1,R2大于1K。接通电源时，放电管T截止,V0=1。此时电源通过R1,R2向电容C充电，当电容上电压大于2VCC/3时，比较器1翻转，输出V0=0.同时放电管T导通，电容C通过R2放电；当电容上电压小于VCC/3时，比较器2翻转，是输出电压V0=1,C放电结束，又开始充电。电容电压VC和输出电压V0的波形如图所示，此过程重复，形成振荡。充电时间T1=0.693(R1+R2)C放电时间T2=0.639R2C振荡周期T=T1+T2根据上式可算出秒脉冲电路参数电路如下图：一．实验内容应用必要的数字集成芯片搭建数字时钟

6、。要求有闹钟，能置数。四．实验电路根据要求可设计出如下电路，可是现要求功能，同时还具有同步清零和暂停功能。五．焊接与调试电路仿真完成只是完成了理论设计，最重要的事才是焊接，有理论变成现实。1.各个功能模块的连接：（1）.数码管与译码器的连接，按照74LS48（248）的输出引脚，将对应引脚连在数码管相应的引脚上，应注意的是数码管是共阴极的还是共阳极的，将公共端连在一起接到电路的总公共端。尤为重要的是要仔细观察数码管极芯片的引脚以防焊接出现错误。(2).计数器部分的连接，计数器部分根据数制分为24进制，60进制。根据数制的不同连接

7、相应的电路。24进制电路，要将十位数的芯片上的QB与个位数的芯片的QC用与门连起来接到实现清零的电路中。同理60进制的十位数的芯片需要将上面的QB与QC用与门连起来就可以实现循环计数。将两个60进制中用与门连接的输出接到下一级电路的输入作为下一级电路的时钟信号，可实现上一级对下一级的进位。（3）.闹钟电路的链接，闹钟电路的原理是将从计数模块输出的高低电平与预设的时间的高低电平进行比较，当所有的高低电平相等时总的输出将是高电平蜂鸣器将会在高电平的作用下发出声响实现对闹钟。（4）.脉冲电路的连接，根据电路对应555芯片的引脚将电阻电

8、容依次连在相应的位置，应注意的是电解电容正负极的连接，根据惯例连接端长的是正极。（5）将各个模块用导线连接起来，整个电路的链接就完成了。2.调试到最后电路的基本功能已经基本实现了，但就是调时间的按钮被按下时由于产生的抖动波，使计数器的时钟信号被多次激发调时功能并