欢迎来到天天文库
浏览记录
ID：25670061
大小：232.07 KB
页数：5页
时间：2018-11-22
《组合逻辑电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、实验二组合逻辑电路的设计一、实验目的略二、实验器件数据Figure174HC02N（或非）Figure274HC00(n),与非门74LS00Figure374HC86N（异或）74LS86一、实验原理1.二进制加法运算电路二进制加法电路可以由一位全加器组合而成；全加器逻辑表达式为：一位全加器电路实现如下：图中，用74LS00D代替74HC86N如果要实现多为二进制的加法运算，可将多个全加器级联。例如将两个全加器级联，并且在最后输出接一个带解码器的数字显示管，就构成了一个两位二进制数相加的加法器，如下图1.二进制减法运算电路为了实现减法电路，引入了补码
2、系统，求补码只需让输入取反并使最后一位来自低位进位置高电平，其中，取反可以通过与高电平做异或运算来实现，电路如下：注意：此时图中电子管输出应该为减法答案的补码。下面，将补码答案转换为原码。有如下电路：注意，通过对图中低电平/高电平的转换（低位的进位信息和补码的取反信息），该减法电路实际上可以变化为加法电路。可以加入控制信号K，使其为1时电路执行减法，否则执行加法，电路如下：一、实验内容1.基本要求：原码输出结果，并显示正负标志2.提高要求：略
此文档下载收益归作者所有
