实验十五 计数器及其应用

《实验十五 计数器及其应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路实验十五计数器及其应用一、实验目的1.学会用集成电路构成计数器的方法。2.掌握中规模集成计数器的使用及功能测试方法。3.运用集成计数器构成1/N分频器。二、实验原理计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意

2、进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编程序功能计数器等等。1、用D触发器构成异步二进制加法/减法计数器图15-13位二进制异步加法器如上图15-1所示，是由3个上升沿触发的D触发器组成的3位二进制异步加法器。图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：图15-23位二进制异步减法器2、异步集成计数器74LS90——54

3、——数字电路74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：图15-374LS90的引脚排列图表15-174LS90的功能表3、中规模十进制计数器74LS192(或CC40192)74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图15-474LS192的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，——54—

4、—数字电路为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下：输入输出MRP3P2P1P0Q3Q2Q1Q01×××××××000000××dcbadcba011××××加计数011××××减计数表15-274LS192的功能表4、4位二进制同步计数器74LS161该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位位输出端，可以串接计数器使用。它的管脚排列如图15-5所示：图15-574LS161管脚排列图它的功能表如下：表15-374LS161功

5、能表从逻辑图和功能表可知，该计数器具有清零信号RD，使能信号CEP，CET，置数信号PE，时钟信号CP和四个数据输入端P0~P3，四个数据输出端Q0~Q3，以及进位输出TC，且TC=Q0·Q1·Q2·Q3·CET。5、计数器的级连使用一个十进制计数器只能显示0~9十个数，为了扩大计数器范围，常用多个十进制计数器级连使用。——54——数字电路同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号来驱动下一级计数器。下图是由74LS192利用进位输出控制高一位的加计数端构成的加数级连示意图：图15-674LS19

6、2级连示意图6、实现任意进制计数（1）用复位法获得任意进制计数器假定已有一个N进制计数器，而需要得到一个M进制计数器时，只要M

7、2进制的计数器电路方案。在数字钟里，对十位的计时顺序是1、2、3、……、11、12，即是12进制的，且无0数。如下图所示，当计数到13时，通过与非门产生一个复位信号，使74LS192(第二片的时十位)直接置成0000，而74LS192(第一片)，即时的个位直接置成0001，从而实现了从1开始到12的计数。图15-9特殊的12进制计数器三、实验设备与器材1、数字逻辑电路实验箱。2、数字逻辑电路实验箱扩展板。3、双踪示波器，数字万用表，脉冲源。4、芯片74LS00、74LS10、74LS04、74LS32、74LS192（或CC4

8、0192），74LS90，74LS161。74LS248（74LS48）四、实验内容及实验步骤以下实验均在扩展板上进行，具体的芯片插法与前述实验相同，区别在于芯片的功能引脚不同，芯片之间的连接方法不同。1、用D触发器构成3位二进制异步加法计数器。按图15-1连线，清零脉冲CR