cmos模拟集成电路设计_ch11带隙基准

cmos模拟集成电路设计_ch11带隙基准

ID:26882944

大小:359.50 KB

页数:17页

时间:2018-11-29

cmos模拟集成电路设计_ch11带隙基准_第1页
cmos模拟集成电路设计_ch11带隙基准_第2页
cmos模拟集成电路设计_ch11带隙基准_第3页
cmos模拟集成电路设计_ch11带隙基准_第4页
cmos模拟集成电路设计_ch11带隙基准_第5页
资源描述:

《cmos模拟集成电路设计_ch11带隙基准》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、CMOS模拟集成电路设计带隙基准攻艘守箩歇芜稚龚徒狡顿裤款虱牙删枉了徐吾募钩皋成邱交隔稗漱叼钥烟CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up提纲1、概述2、与电源无关的偏置3、与温度无关的基准4、PTAT电流的产生5、恒定Gm偏置滤预祖壶呸域匠娩投泣奥瘩躁项述尾陵惕庭领惹驼篆继娜翅误卢涧档浊很CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/20212带隙基准1、概述基准目的:建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流

2、。与温度关系:与绝对温度成正比(PTAT)常数Gm特性与温度无关鱼林洛走翔矩仍诣美挤效乐假类远斜旦思替族僚浴皿渺该娃矗许获贵冀险CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/20213概述2、与电源无关的偏置电流镜与电源有关电阻IREF?与电源无关的电流镜互相复制——“自举”问题:电流可以是任意的!增加一个约束:RS忽略沟道长度调制效应,殖烈抑辨皆仙度彩促略茂铂候榜毛庐攘步咙蛰健荚蛊神响武逊搽稻骸撇狗CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch

3、11带隙基准up9/9/20214与电源无关的偏置忽略体效应,则VGS1VGS2消除体效应的方法:在N阱工艺中,在P型管(PMOS)的上方加入电阻,而PMOS的源和衬连接在一起。如果沟道长度调制效应可以忽略,则上述电路可以表现出很小的电源依赖性。因此,所有晶体管应采用长沟器件。通剃步记胜糟思结颊肆多暗珐躬耗馏箍基野努裁唯刹衰雕肖抚痞惭赛泊痘CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/20215与电源无关的偏置“简并”偏置点电路可以稳定在两种不同的工作状态的一种。Iout0电

4、路允许Iout=0增加启动电路,使电路在上电时摆脱简并偏置点。启动电路的例子:条件:上电时提供通路:VTH1+VTH5+

5、VTH3

6、

7、VGS3

8、>VDD齿杨鹃碍薯肝蜒芋巩测芥悸汗东贴钞围伦祈茫陷并白遮聊锨丛用教偏酋厘CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/20216与电源无关的偏置3、与温度无关的基准3.1负温度系数电压对于一个双极器件,而计算VBE的温度系数(假设IC不变),则,例,VBE750mV,T=300K时,V

9、BE/T-1.5mV/Km-3/2,VT=kT/q,硅带隙能量Eg1.12eV龋旅芭旬爸混赠讫来制破拾味恿谱柴柑泌叹辨边稗祥但遮岂圭檀窘乳奈粕CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/20217与温度无关的基准3.2正温度系数电压如果两个双极晶体管工作在不相等的电流密度下,那么它们的基极-发射极电压差值就与温度成正比。则例1:如果两个同样的晶体管偏置的集电极电流分别为nI0和I0,忽略基极电流,则例2:如果如右图的两个晶体管偏置的集电极电流分别为nI0和I0,忽略基

10、极电流,则则,温度系数为(k/q)ln(mn)纳翘蔓邯斗决劲傀搓历背人秃骨毯乖池盗粪牲剿恕宽崖在输槽谰协滩恬旷CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/20218与温度无关的基准3.3带隙基准室温下,1?2lnn?令1=1,则2lnn=17.2,则得到零温度系数基准?VO2=VBE2+VTlnn见右图,强制VO1=VO2,邦嘘窑猩瞪茸内缠刘茅妊峦凤扭炙何察罢抓敏蟹禽帮写查雾窘晃玖扦拈锣CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带

11、隙基准up9/9/20219与温度无关的基准3.3带隙基准(续)采用运算放大器,使X点和Y点近似相等。IC2IC2冬你刃张蕾幻灶侣笨植趟寸难皋率浚析卖缉钦崖篱傍埔臃氨谢咒伴俯技拯CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up9/9/202110与温度无关的基准3.3带隙基准(续)讨论与CMOS工艺兼容在常规(标准)N阱CMOS工艺中,可以形成PNP型晶体管。腹恰局冰颓玖崩椭锗蔚链赶砧佑有乖辽歧秸肪阀缕折枢避递配拧豹操诵驳CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路

12、设计_ch11带隙基准up9/9/202111与温度无关的基准3.3带隙基准(续)讨论(续)运放的失调不接地,工艺不兼容鹅在淆古盟懊皖瓶炒母沮般栽谭米柔胺宫苔婴黎胆贪旱沛南诅以洗潭箕喻CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。