测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真

测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真

ID:27227649

大小:9.67 MB

页数:45页

时间:2018-12-01

测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真_第1页
测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真_第2页
测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真_第3页
测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真_第4页
测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真_第5页
资源描述:

《测控技术与仪器 毕业论文范文——基于VHDL的数字时钟设计和时序仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于VHDL的数字时钟设计和时序仿真摘要人类社会已进入到高度发达的信息化社会,信息化社会的发展离不开电子信息产品开发技术、产品品质的提高和进步。实现这种进步的主要原因就是电子设计技术和电子制造技术的发展,其技术核心就是EDA技术。EDA技术是以大规模可编程器件为设计载体,以硬件描述语言为设计描述的主要表达方法,将计算机技术应用于电子设计过程而形成的一门新技术。数字时钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,数字时钟可植

2、入自动控制、测试等系统内部,作为系统的时钟源,可为系统提供定时信号或中断控制的时间基准,具有广泛的用途。本设计所研究数字时钟采用的方法是用VHDL语言输入,在QuartusII软件环境下编译程序,并且结合FPGA开发板进行时序仿真直至整体实现。由于使用了分模块化的设计思想,可以将整个设计分为多个底层模块,分别进行编译和仿真,然后根据原理图输入的方式生成顶层文件,进行整体设计的编译和仿真。由于采用了具有多层次描述系统硬件功能的“自顶向下”(Top-Down)的全新设计方法,极大地提高了电路设计的效率和

3、可操作性。在信息化社会飞速发展的今天,EDA技术正是我们需要掌握的核心技术。关键词:EDA技术,VHDL,数字时钟,QuartusII第45页共45页DesignandtimingofthedigitalclocksimulationbasedonVHDLAbstractHumansocietyhasenteredintoahighlydevelopedinformationsociety,informationsocietycannotdevelopwithoutthedevelopmentofe

4、lectronicinformationproducts,technology,productqualityimprovementandprogress.Themainreasonistoachievethisprogress,electronicdesigntechnologyandelectronicsmanufacturingtechnology,itstechnicalcoreistheEDAtechnology.EDAtechnologyisbasedonlarge-scaleprogra

5、mmabledevicesforthedesignofthecarrier,describedinhardwaredescriptionlanguageforthedesignofthemainexpression,thecomputertechnologyusedinelectronicdesignformedanewtechnology.DigitalClockisadigitalcircuittechnologywiththehours,minutes,seconds,timingdevice

6、s,andmechanicalclockhigherthantheaccuracyandintuitive,andnomechanicaldevicehasalongerservicelife,digitalclockimplantationofautomaticcontrol,testingwithinthesystem,asthesystemclocksourcecanprovidethesystemtimerinterruptcontrolsignalortimebase,withawider

7、angeofuses.ThedesignofdigitalclockapproachistouseVHDLlanguageinput,intheQuartusIIsoftwareenvironment,compiler,andthecombinationofFPGAdevelopmentboardfortimingsimulationuntiltheoverallimplementation.Usingasub-modulardesign,thedesigncanbedividedintolow-l

8、evelmodules,separatecompilationandsimulation,andthengenerateschematicwayoftop-leveldocumentfortheoveralldesignofthecompilationandsimulation.Asaresultofamulti-leveldescriptionofsystemhardwarefeatures"top-down"ofthenewdesignmethodcangreat

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。