zvs全桥控制ic-isl6754

zvs全桥控制ic-isl6754

ID:27585929

大小:377.74 KB

页数:10页

时间:2018-12-04

zvs全桥控制ic-isl6754_第1页
zvs全桥控制ic-isl6754_第2页
zvs全桥控制ic-isl6754_第3页
zvs全桥控制ic-isl6754_第4页
zvs全桥控制ic-isl6754_第5页
资源描述:

《zvs全桥控制ic-isl6754》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、全桥ZVS控制PWM改进型ISL6754ISL6754比ISL6752增加了叫个引脚,加入了许多更优秀的功能。用于大功率控制电路作PWM-IC。同样,它驱动高边MOS在各50%占空比这下工作,而两个低边MOS采用后沿调制并可调节谐振开关的延迟。ISL6754比ISL6752增加了软启动功能端(SS),平均电流信号可以用于平均电流限制,电流均衡控制,及平均电流型控制的PWM。此外ISL6754也可以支持电压型控制,它控制二次侧的同步整流吋可以更好地做到ZVS模式。ISL6754有更准确的死区时间和谐振延迟控制,

2、振荡器最高到2MHZ,此外,多脉冲抑制可以确保两交替输出的脉冲正常进入跳周期模式工作,此为降低空载功耗。主要特点列出如下:*调节谐振延迟,确保ZVS开关。*同步整流驱动可调延迟。*可以电压型,也可以电流型控制。*3%的限流阀值。*可调平均电流限制。*可调死区时间控制。*175uA的起动电流。*VCC供电的UVLO保护。*可高达2MHZ的工作频率。*芯片过热保护。*振荡器锯齿波输出缓冲器。*最快速电流检测。*逐个周期式限流保护。*70ns的前沿消隐。(电流型)*多脉冲抑制。ISL6754内部电路框图如图1,典型

3、应用电路如图2。图1ISL6754内部等效77框电路各引脚功能如下:*VDD---IC供电端,加旁路电容到GND。用瓷介电容紧靠VDD和GND。*GND…1C公共端,信号地,功率地采用一个端子。由于在高峰值电流及高频工作台,必须要一个低阻抗布局接地线尽量短。*VREF---5V基准电压端。有3%的偏差。要用0.1…2.2uF的瓷电容旁路。*CT---振荡器定时电界端。外接于此端到GND,由内部200uA电流源充电,放电速率由RTD电阻决定。*RTD…振荡器定时电容放电电阻,接于此端到地。决定CT电流放电幅度,

4、最小为20*电阻电流。PWM死区由定时电容放电时间给山。RTD电压通常为2V。*CS…此输入送到过流比较器,过流比较器阀值定为IV,CS端短路到地时将终止PWM输出,取决于检测源阻抗,输入电阻川‘给内部时钟和外部功率开关这间加入延迟,此延迟结果令CS开始在功率开关判断之前放电。*RAMP---这是给PWM比较器的锯齿波输入。RAMP端短路到地时终止PWM信号,一个锯齿电压波形在上端送入,对电流型控制此端接到CS作为电流环的反馈信号。加到两者输入,对于电压型控制,振荡器的锯齿波可以经缓冲并川来产生合适的信号。R

5、AMP可通过RC网络接到电压前馈控制,或接到VREF,产生出所需要的波形。*OUTUL和OUTUR---为桥路左上,右上驱动信号输出,它们以各50%占空比工作。RESDEL…设罝谐振延迟周期。此为上部MOS和底部MOS开启之间的延迟,加到RESDEL的电压决定高边MOS开关相对低边MOS开关开启吋的延迟,改变控制电压从0V---2V,谐振延迟则从0…100%。控制电压由两个现有等于谐振延迟的死区时间分压,实际上最大谐振延迟必须没在低于2V处,以确保低边MOS在最大占空比时关断时间要高于高边MOSo*OUTLL

6、和OUTLR-••这两个输出控制低边MOS作脉冲宽度调制两者交替开关。OUTLLN和OUTLRN…这两个是与PWM桥控低边MOS驱动互补信号,适于控制二次侧同步整流,每个输出之间的相位关系由加到VADJ的电压控制。*VAOJ---为从0V…5V的控制电压加到此端。它控制OUTLL和OUTLLN之间的相对延迟,以确保OUTLL,OUTLR与OUTLLN,OUTLRN之间的相位调节。在2.425V时,OUTLLN先于OUTLL。在2.575V吋OUTLLN滞后于OUTLL。2.5V+/-75mV吋为0相位差。在内

7、部从VREF作50%分压加到此端吋,没有相位延迟,此吋此端子对外悬浮。相移为0或40---300ns时相位差随此电压增加而增加,控制电压和相位差之间的关系不是线性的,控制电压接近2.5V时增益At/Av为低,重新增加使电压接近控制范围的极限。这个改进提供用户增加控制精度。当PWM输出延迟相对SR输出时,延迟时间将不会超过90%的死区时间,它由RTD和CT决定。*VERR——控制电压输入,送到PWM比较器的反相输入端,对部分误差放大器的输出加到此端,或直接用光耦作一个紧密环路,VERR有1mA上拉电流源。当VE

8、RR由光耦驱动时或其它电流源驱动时,一个上拉电阻从VREF接至此处,给出线性增益,通常上拉电阻为5KR。*FB一一FB是误差放大器的反相输入端。放大器用作反馈电压的放大,或用作平均电流限制放大器(IEA),如果不用将FB接地。*IOUT——取样和保持电路的缓冲放大器的输出,CS信号的捕获和平均。*SS——外接软起动定时电容。从SS端接到GNDo掠制1C的软起动电容值及内部电流源决定起动屮占空比的增加

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。