fpga在软件无线电中的应用

fpga在软件无线电中的应用

ID:27745218

大小:89.50 KB

页数:4页

时间:2018-12-05

fpga在软件无线电中的应用_第1页
fpga在软件无线电中的应用_第2页
fpga在软件无线电中的应用_第3页
fpga在软件无线电中的应用_第4页
资源描述:

《fpga在软件无线电中的应用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、FPGA在软件无线电中的应用2005-07-01  JoelA.Seely,TechnicalMarketingManager,Altera介绍软件无线电(SDR)是具有可重配置硬件平台的无线设备,可以跨多种通信标准。它们因为更低的成本、更大的灵活性和更高的性能,迅速称为军事、公共安全和商用无线领域的事实标准。SDR成为商用流行的主要原因之一是它能够对多种波形进行基带处理和数字中频(IF)处理。IF处理将数字信号处理的领域从基带扩展到RF。支持基带和中频处理的能力增加了系统灵活性,同时减小了制造成本。基带处理无线标准不断地发展,通过先进的基

2、带处理技术如自适应调制编码、空时编码(STC)、波束赋形和多入多出(MIMO)天线技术,支持更高的数据速率。基带信号处理器件需要巨大的处理带宽,以支持这些技术中大计算量的算法。例如,美国军事联合战术无线系统(JTRS)定义了军事无线中20多种不同的无线波形。一些更复杂的波形所需的计算能力在标准处理器上是每秒数百万条指令(MIPS),或者如果在FPGA实现是数千个逻辑单元。协处理器特性SDR基带处理通常需要处理器和FPGA。在这类应用中,处理器处理系统控制和配置功能,而FPGA实现大计算量的信号处理数据通道和控制,让系统延迟最小。当需要从一种

3、标准切换至另一种标准时,处理器能够动态地在软件的主要部分间切换,而FPGA能够根据需要完全重新配置,实现特定标准的数据通道。FPGA可以作为协处理器同DSP和通用处理相连,这样具有更高的系统性能和更低的系统成本。自由地选择在哪实现基带处理算法为实现SDR算法提供了另一种方式的灵活性。基带部件也需要足够灵活让所需的SDR功能支持在同一种标准增强版本之间的移植,并能够支持完全不同的标准。可编程逻辑结合软核处理器和IP,具有了提供在现场远程升级的能力。图1是一个框图,其中FPGA能够通过IP功能如Turbo编码器、Reed-Solomon编码器、

4、符号交织器、符号映射器和IFFT,很容易地重配置支持WCDMA/HSPDA或802.16a标准的基带发送功能。                  图1.两种无线信号的SDR基带数据通道重配置例子数字IF处理数字频率变化具有比传统模拟无线处理方式更高的性能。FPGA提供了一种高度灵活和集成的平台,在这之上以合理的功率实现大计算量的数字IF功能,这在便携系统中是一个关键的因素。能够在FPGA实现的IF功能包括数字上变频器(DUC)和下变频器(DDC),以及数字预畸变(DPD)和波峰系数削减(CFR),帮助降低功放的成本和功率(见图2)1.   

5、   DUC:数字上变频器     2.      CFR:波峰系数削减    3.      DPD:数字预畸变4.      DDC:数字下变频器    5.      PA:功放                        6.      LNA:低噪放                                           图2.在SDR架构中中频处理单元例子 数字上变频器数字格式(在基带处理单元和上变频器之间一般需要)可以顺利地加到上变频器的前端。这项技术为上变频器提供了全定制的前端,容许信道化的高带宽输入数据。定制

6、逻辑或软核嵌入式处理器可用来控制上变频器和FPGA中实现的基带处理单元之间的接口。在数字上变频中,输入数据在用可调的载波频率进行正交调制之前经过基带滤波和插值。为了实现插值基带有限冲激响应(FIR)滤波器,必须在速度面积之间进行权衡为特定的标准获得优化的固定或自适应架构。数控振荡器核也能够产生多种架构,它们具有超过115db无寄生动态范围和非常的高性能。根据支持的频率分配数量,在FPGA中可以很容易地例化多个上变频器。波峰系数削减3G基于CDMA的系统和多载波系统如正交频分复用(OFDM)的信号具有很高的峰平比(波峰系数)。这样的信号会极大

7、地降低基站中功放的效率。对多波形标准,在FPGA中实现的波峰系数削减技术是一种降低功放成本和复杂度的合算的方式。数字预畸变高速移动数据传输采用非恒包络调制技术如QPSK和正交幅度调制(QAM)。这对PA的线性度有严格的要求。DPD线性化技术,包括查找表和多项式方式都可以有效地在包含DSP块的FPGA中实现。这些DSP块中的乘法器可以在很高的时钟速率下运行,可以有效地分时实现复数乘法。当SDR基站中使用FPGA时,FPGA可以为特定的标准重配置来实现合适的DPD算法,有效地线性化PA。数字下变频器在接收器侧,数字IF技术可以对IF信号进行采样

8、,在数字域执行信道化和采样率转换。使用降采样技术,高频IF信号(同时100MHz以上)可以被量化。因为不同的标准有不同的码片/比特速率,对SDR应用需要非整数采样率,把采样数转换

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。