基于FPGA与FSM的高精度测角系统设计与实现

基于FPGA与FSM的高精度测角系统设计与实现

ID:27759804

大小:234.00 KB

页数:6页

时间:2018-12-05

基于FPGA与FSM的高精度测角系统设计与实现_第1页
基于FPGA与FSM的高精度测角系统设计与实现_第2页
基于FPGA与FSM的高精度测角系统设计与实现_第3页
基于FPGA与FSM的高精度测角系统设计与实现_第4页
基于FPGA与FSM的高精度测角系统设计与实现_第5页
资源描述:

《基于FPGA与FSM的高精度测角系统设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA与FSM的高精度测角系统设计与实现摘 要:介绍了一种基于有限状态机(FSM)的高精度角度测量系统。该系统采用Renishaw高精度增量式光电编码器作为位置传感器来测量角度,在FPGA上用VHDL语言描述与仿真有限状态机,实现信号滤波与去抖,从而保证了计数器计数的正确性。在ARM9处理器上实现角度的实时计算,并控制转台旋转。在激光跟踪测量系统的工程应用中验证了该系统的正确性和有效性。关键词:有限状态机;FPGA;增量式光电编码器;EP1C12Q240   激光跟踪测量系统(LaserTrackerSystem)是工业测量系统中常用的一种高精度的测量仪器,是近十年发展起来的新

2、型大尺寸空间测量仪器,不仅对静止目标可以测量,而且对运动目标也可以进行跟踪测量。它集合了激光测距技术、光电技术、精密机械技术、计算机及控制技术等各种先进技术,对空间运动目标进行跟踪并实时测量目标的空间三维坐标。它具有快速、动态、精度高等优点,适合于大尺寸工件配装测量。在航空航天、机械制造、核工业、现代军事等测量领域得到广泛的应用。该系统的跟踪精度在很大程度上依赖于转台的旋转角度的测量精度。   为了提高系统转台旋转角度测量的精度,本系统采用高分辨率的光电编码器来测量角度。光电编码器是利用光栅衍射原理实现位移数字变换的,光电编码器作为一种高精度的测角传感器已普遍应用于伺服跟踪系统中,它

3、具有精度高、响应快、性能稳定可靠等优点。光电编码器按编码方式主要分为两类:增量式与绝对式。由于增量式光电编码器成本低、测角的精度高,因此本系统的增量式光电编码器选用Renishaw公司的高精度圆光栅。   然而,由于机械振动或抖动等原因,增量式编码器的输出脉冲会出现抖动毛刺的现象,因此需要在对编码器输出脉冲进行计数的过程中采取有效的方法来去掉抖动干扰。本文介绍的有限状态机方法,在FPGA上可以有效消除抖动引起的计数干扰,提高计数的精度[1]。1方案设计1.1系统组成   激光跟踪测量系统的核心处理模块主要由ARM处理器,FPGA组成。为了充分利用ARM9微处理器的运算能力和FPGA的

4、高速逻辑处理能力,在设计中对功能的实现进行了划分。ARM9用于运动控制平台的控制并且与FPGA一起形成一个完整的应用平台。FPGA主要完成编码器的精确计数功能、与ARM9处理器数据通信、与激光测距仪数据通信功能。系统的组成框图如图1所示。本文重点介绍在FPGA上实现编码器的输出脉冲计数与角度测量。 1.2增量式编码器原理   增量型编码器通常有3路信号输出:A、B和Z,每路都是差分信号,共6路信号,信号采用TTL电平,A脉冲在前,B脉冲在后,A、B脉冲相差90°,每旋转一圈发出一个基准脉冲Z,作为参考机械零位。Z相的波形中心对准A相输出的波形中心。利用A相B相的相位差来进行判相,A超

5、前B90°为正转,反之B超前A90°为反转。   由于增量式编码器不带记忆功能,因此对外界因素引起的干扰非常敏感,在实际应用中,由于机械振动、工作环境,电机负载等都无可避免地会产生震动,编码器会在某一相的脉冲边缘的地方出现抖动的情况,因此有效滤掉脉冲的抖动和毛刺,是提高计数精度的关键技术。编码器输出真实信号的波形如图2所示[2-3]。  2理论分析与算法2.1有限状态机原理   在编码器的一个输出周期内,A、B两相输出信号共产生4个跳变沿,在A、B方波信号的上升沿和下降沿分别计数,从而实现四倍频计数的操作。本文通过有限状态机FSM,对原始信号进行四倍频采样控制,状态机外加的一路高速同

6、步时钟信号作为状态机的驱动时钟信号,从而有效滤掉抖动干扰。  有限状态机FSM(FiniteStateMachine)是一种时序电路,是数字系统中实现高效率可靠性逻辑控制的重要方法。标准状态机可分为摩尔型Moore和米利型Mealy两种类型。Mealy状态机的输出是当前状态和输入信号的函数。在本设计中,对编码器输出信号进行计数,采用的计数器是双向计数器,既与当前编码器所处于的电平组合有关,又与前一个状态有关。因此本设计采用Mealy状态机。Mealy状态机比Moore状态机在状态切换时提前一个同步时钟,因而具有较高的实时性。A、B两相信号转换状态如图3所示[4]。3系统设计与实现3.

7、1软硬件平台   根据以上分析,编码器输出的原始信号经过有限状态机处理后,得到了四倍频的输出信号。本系统采用FPGA实现四倍频控制和计数功能,与用分立器件构成的倍频计数电路相比,具有稳定度高,移植性灵活,可靠性好的特点。   硬件采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240,编译环境为QuartusII5.1集成开发环境。在QuartusII的开发环境中,可以通过两种方法来实现Mealy有限状态机。第一采用硬件描述语言,第二通过

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。