如何用Tcl脚本创建Vivado HLS IP，如何用IP integrator导入设计.doc

《如何用Tcl脚本创建Vivado HLS IP，如何用IP integrator导入设计.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、如何用Tcl脚本创建VivadoHLSIP,如何用IPintegrator导入设计　　概叙　　通常来说，我们不仅要用高级综合packageRTL，还可以利用内部IPIntegrator。本文是一个复杂的FFT数据块的设计，介绍如何设计HLSIP，并且在IPIntegrator中使用它来作一个设计——这里生成两个HLSblocks的IP，并且在一个FFT（XilinxIP）的设计中使用他们，最终使用RTLtestbench来验证设计。　　Integrate带有XilinxIPBlock的HLSIP　　这里展示了在IPIntegrator中，如何将两个H

2、LSIPblocks跟XilinxIPFFT结合在一起，并且在Vivado中验证设计。　　Step1:创建VivadoHLSIPBlocks　　使用提供TCL脚本的VivadoIP，创建两个HLSblock。脚本给这两个HLS设计运行HLSC综合，RTLco-simulaTIon和packageIP。　　　　　　脚本完成后，会生成两个VivadoHLSproject（fe_vhls_prj和be_vhls_prj），它们都包含VivadoIP。下面展示VivadoHLSIPblocks如何在IPIntegrator中集成到设计，并且验证IP。　　St

3、ep2:CreateaVivadoDesignSuiteProject　　打开Vivado，创建NewProject，在projectsetTIng选择：E:xilinxvivadoHLSug871-design-files2016.1Using_IP_with_IPIlab1，然后选择RTLProject和DonotspecifysourcesatthisTIme，最后在Board里选择ZYNQ-7ZC702，点击finish　　　　Step3:AddHLSIPtoanIPRepository　　先后点击IPCatalog和IPSetTI

4、ngs，在弹出的ProjectSettings窗口里，选择RepositoryManager下面的AddRepository，分别添加lab1/hls_designs/fe_vhls_prj/IPXACTExport/impl/ip/和lab1/hls_designs/be_vhls_prj/IPXACTExport/impl/ip/　　　　Step4:CreateaBlockDesignforRealFFT　　1.点击CreateBlockDesign，并将Designname命名为RealFFT，选择AddIP，在搜索里输入FastFourier

5、Transform　　　　2.双击FastFourierTransformIP去打开Re-customizeIP，设置TransformLength为512，并选择在ArchitectureChoice里选择Pipelined,StreamingI/O　　3.在Implementation窗口里，将ControlSignals设置ARESETN，在ThrottleScheme设置为NonRealTime　　4.AddIP，搜索hls，将搜索到的两个IP添加进设计，然后连接HLS和FFTblock的端口（连接如下），然后给hls_real2xfft的d

6、in_V_V接口和Hls_xfft2real的dout_V接口选择MakeExternal，添加外部接口并分别命名为eal2xfft_din和xfft2real_dout，同理给FFT的aclk和aresetn端口分别MakeExternal，添加constantIP，联线如下，最后点击RegenerateLayout　　　　5.点击ValidateDesign，这时会出现一些warnings，它们是跟FFT的s_axis_configpin相关。注意：这里xff的t配置接口悬空，这是因为由于本设计始终运行在默认模式，现在点击OK关闭messages

7、，然后点击File>SaveBlockDesign。　　6.在Sources窗口右击RealFFT.bd，并选择generateoutputproducts，然后在Sources窗口给RealFFT.bd创建HDLWrapper。　　Step5:VerifytheDesign　　下面就是用realfft_rtl_tb.v验证设计1.右击Sources窗口里的SimulationSources，选择AddSources，在弹出的窗口里选择AddorCreateSimulationSources，然后AddFiles，选择Using_IP_with_IP

8、Ilab1verilog_tb文件夹，并选择Copysourcesintotheproject　　　　2