基于dsp调制解调

《基于dsp调制解调》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘耍:文M提出丫一种软件无线电系统屮基带调制解调器的设计原理和实现方法，阐述丫系统实现的关键硬件技术和系统详细工作工程。关键词:DSP:调制解调:软件无线电TMS320C54XDSP足TI公司在继TMS320C1X、TMS320C2X和TMS320C5X之后推出的新一代16位定点数字信号处理器。该系列DSP芯片采用修正的哈佛结构，程序与数据分开存放，内部具有8条高速并行总线。片上集成有在片的存储器和在片的外设，以及专门用途的硬件逻辑，并配备有功能强大的指令系统，使得该芯片具有很商的处理速度和广泛

2、的应用适应性，该系列芯片有功粍小、成本低等特点，被广泛应用于移动通信、软件无线电等领域。木文介绍的基于C54XDSP的基带调制解调器应用于软件无线电领域。基子054防1^调制解调器的设计本方案屮，调制解调器硬件以C54XDSP为核心，包括FPGA、A/D转换、D/A转换，存储器模块等，如图1所示。调制解调器软件包括:外设接U初始化、接收、发送、编码、基带调制、滤波、载波同步、位同步、解调、帧同等。该硬件平台支持MSK、BPSK、QPSK、DQPSK等多种凋制体制。发送功能框图如图2所示。班缗梭

3、拟儐明I入基帘儐号始山图1系统框图la比特数据分相座囲映財宇中狨图2发送功能框图接收功能框图如图3所示，收败t雖号步转換图3接收功能框图QPSK调制解调器的设计与实现基于C54XDSP的实用无线基带QPSK调制解调器的具体实现(原理框图如图1)。(1)硬件设计系统由三大部分组成。第一部分是DSP主系统部分。实现对信号的调制解调及编码等。它由DSP芯片及外闱电路组成。DSP芯片采用的TMS320VC5402，外围电路包含程序存储器，采用SST39VF800，用于固化程序代码。数据存储器采川IDT7

4、1V016,川來扩展内部RAM。电平转换芯片，采川74LVC4245,实现DSP芯片外部接门逻辑电平(3.3V)和其他芯片的接口逻辑电平(5V)的转换。电源模块采用TPS767D318,用来产生供DSP的T/0和内核的3.3V和1.8V电源。第二部分是FPGA模块,主要用来实现上、下变频及成形滤波和抗混叠滤波等,本部分采用ALTERA公司的EPF10K30等组成。第三部分足A/D、D/A转换部分。A/D转换芯片采用TLC2543，基带模拟信兮经TLC2543转换成数字信号后经屮口进入DSP，进行

5、编码、调制等处理后送入中频，D/A转换芯片采用TLC5618，从中频接收米的数字信号，经过解凋、译码处理后从串口输出，通过TLC5618转换成基带模拟信号。限于篇幅，笔者只给出本方案中FPGA与DSP的HPT口相连的原理图(如图4所示)及详细操作过程。如阁4所示，EPGA与DSP通过门的8根数据线I1D交换数裾，由于5402的数据线宽度是16位,因此，FPGA与DSP之间的数裾传输必须包含两个连续的字节。11B1L引脚信兮W來确定传输的足第一个还是第二个字节。IICNTL0fll1ICNTL1用

6、來控制哪个HH寄存器被访问，并且表示对寄存器进行哪种访问。这两个输入与HBTL一起由FPGA驱动。使用HCN’TLO/1，主机可以指定对三个HPT寄存器的访问：HPT控制寄存器(HHC)、HPI地址寄存器(HP1A)或HPI数裾寄存器(H[PD)。HPIA寄存器可以使用自动增寻址方式访问，在ft动增模式下，一次数据读操作会使HPIA在数据读操作后增加1，而一个数据写操作会使HPIA操作前预先增加1。通过写HIPC，FPGA可以中断5402,并且HINT输出可以被5402用来中断FPGA,FPG

7、A通过写HPIC来应答屮断并淸除HINT。HDfO-71HROYHPIENAMRWHBILHCNTLOHCNTLlHASHCSHDStHI>S2HINT.txojlHP1ENAHKWHBILHCNTLOHCNTLIvccHCSLHFNTi1.0I/Obt>1.-0UOfQIfOI/Ot/0KHUA图4FPCA与DSP接口原理图IIKDY引脚允许为准备输入的FPGA插入等待状态，这样可以调整FPGA对5402的访问速度。FPGA上电复位完毕后，HPTENA脚被拉高，使DSP的HPT

8、口可用。当DSP初始化完毕，可以接收HPGA发送的数据吋，HRDY脚输出萵电平，同吋HINT输出中断信号，通知EPGA可以开始传输数裾。FPGA检测到HINT拉低后，向DSP的HCNTLI、HCNTLO写入01，表示访问HPIA寄存器，此时应注意写到IIPIA寄存器的堵住应该期槊存放地址减1，这是由于在LI动增址模式下，一个数据写操作会使HPIA操作前预先增加hllHA寄存器初始化完毕之JS，就可以向HP1D寄存器写数据，HHA的自动增址特性可以有效的实现FPGA对HPT存储器的连续访问。在对H