数据选择器设计(实验报告)

《数据选择器设计(实验报告)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验报告实验中心电子子信息技术实验中心专业年级电子信息科学与技术2012级实验课程EDA技术与课程设计姓名实验名称实验一：数据选择器设计学号提交日期成绩一、实验目的熟悉QuartuslI的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。二、实验设备GW48系列SOPC/EDA实验开发系统实验箱一台计算机一台三、实验内容1首先利用QuartusII完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出下图所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。源程序为：ENTITYmux2

2、1aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINPROCESS(a，b，s)BEGINIFs=’O’THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;WoduleIProgress%『人」Co

3、e昼gFlowLogFlowStatusSuccessful-WonMar1712:51:312014♦AnalysisASynthesisQuartusIIVersion60Build17804/27/2006SJFullVersion♦县」FitterRevisionKan

4、0/1(0%)图(1)2选1多路选择器的编译图图(2)功能仿K的波形图NodeNameDirectionLocationI/OBankVrefGroupaInputPIN—933B3一N1LVTTL(bInputPINJ61BI一N1LVTTL(sInputPIN1292B2JM1LVTTL(yOutputPIN一11BI—NOLVTTL(<>图(3)功能引脚图图(4)2选1多路选择器的RTL电路2.将此多路选择器看成是一个元件nwx21a,利用元件例化语句描述图，并将此文件放在同一H录中。并对上例分别进行编译、综合、仿真，并对其仿真波形做

5、出分析说明。以下是程序:LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL;ENTITYraux21bIS-4PORT(al,a2,a3,sO,si:INSTD_LOGIC;5outy:OUTSTD—LOGIC"—6ENDENTITYraux21b;_8ARCHITECTUREfdlOFmux2lbIS9COMPONENTraux21a10PORT(a,b,s:INSTD_LOGIC;11y:OUTSTD_LOGIC);12ENDCOMPONENT;_13SIGNALtrap:STD_LOGIC;14BEGIN-15ul:raux2

6、1aPORTHAP(a=>a2,b=>a3,s=>sO,y=>trap);16u2:raux2laPORTHAP(a=>al,b=>tmp,s=>sl,y=>outy);17ENDARCHITECTUREfdl;18I•“,vzEntityLogicCyclone：EP1C3T144C8白•-■么»ux21b2(0)卜•…說mux21a.ul0L.仏mux21a;u22(2)tdtu$ModuleFullCompilationAnalysisftSynthesiiFitterAz?«

7、wSwmorye苗Fl«wSettingFlowNon-DefaultGlobal吾翻FlowElapsedTimedsFlowLog♦昼」AnalysisASynthesis，昼21Fitter5IAssembler4_

8、Tinin^Antlyz«rQuartusIII—JxzflowStatusQuartusIIVersionRevisionNameTop-levelEntityHameFe^ilyDevice1PullCoi»pilationvassuccessful(1warnings);孵…::1图(5)双二选一多路选择器的编译图Successfu

9、l-MonMar1714:23:3020146.0B