基于ip核的fpga设计方法

《基于ip核的fpga设计方法》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于IP核的FPGA设计方法类别：电子综合阅读：2049几年前没计专用集成电路(ASIC)还是少数集成电路没计工程师的事，随着硅的集成度不断提高，百万门的ASIC己不难实现，系统制造公司的没计人员正越来越多地采用ASIC技术集成系统级功能(SystemLevelIntegrete-SLI),或称片上系统(Systemonachip),但ASIC没计能力跟不上制造能力的矛盾也日益突出。现在设计人员己不必企部用逻辑门去设计ASIC,类似于用集成电路(1C)芯片在印制板上的设计,ASIC设计人员可以应用等效于印制板上1C芯片的功能模块，称为核(cor

2、e)、或知识产权(IF0宏单元进行系统设计,这就是基于核的没计方法。CPU、存储器、总线控制器、接口电路、DSP等都可成为核。但是ASIC没计与印制板(PCB)设计有很大区别，ASIC必须用EDA工具进行硬件设计，主要问题都是通过计算机仿真解决，而不能象印制板没计那样通过实验调试解决，另外ASIC的制造还需要数量可观(一般数万美元)的不iiJ■重复工程费用(NRE)。80年代后期出现的现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)是ASIC的一种，其优点是在制造厂家提供的FPGA或CPLD芯片上，可由设计工程师对其进行现场编程完成

3、ASIC的最后设计，而不需昂贵的NRE费。现在FPGA的规模己达到百万门，如XILINX-p.htm〃target=〃_blank〃title=〃XILINX货源和PDF资料〃〉XILINX公司的Virtex系列，完全可以实现片上系统，其设计方法将逐步转向核基设计。1核的分类和特点核是一种预定义的并经过验证的复杂功能模块，它可以集成到系统没计中。核基设计主要特点是可重复使用己有没计模块，缩短设计时间，减少设计风险，通过高层的集成可望提高整个系统的性能。在FPGA设计中的核分为三种，如表1所示：表1核的分类和特点硬核(hardcore)预定义的己

4、布局布线的模块不能修改设计，必须采指定实现技术时序性能有保证固核(firmcore)IIDL源码，与实现技术有关的网表部分功能可以修改，采用指定的实现技术关键路径时序讨拧制软件(softcore)行为级或RTL级HDL源码可修改设计，与具体实现技术无关时序性能无保证，由使用者确定硬核是针对特定的实现技术优化的，它具有不能修改的结构和布局布线，讨作为库元件使用，且时序性能稳定，但硬核不能按设计需要修改和调整时序。固核巾HDL源码和与实现技术有关的网表组成，使用者可按规定增减部分功能。同核的关键路径时序是同定的，但其实现技术不能更改，即不同厂家FP

5、GA的同核不能互换使用。软核是可综合的硬件描述语言(HDL)源码，它与实现技术无关，可按使用者需要修改，具有最大的使用灵活性，但软核的关键路径时序性能无保证，最终性能主要决定于使用者采用的综合、布局布线和实现技术。在FPGA设计中，巾于不同厂家的具体实现技术差别较大，完全与硬件实现技术无关的软核性能受到很大限制，而硬核缺少使用的灵活性，因此作为软、硬核折中的固核使用较多。以上是具有代表性的核的分类，在实际使用中，某种功能的核往往以各种形式fli现，巾使用者按需要选用，软核也不仅只有HDL源码，还包拈用于功能测试的行为模型和测试向量，用于指导综合

6、的约束文件。2核基FPGA设计方法简介在核基没计中，一个完整的没计主要由两部分组成，一部分是核，如图1中的MCU、RAM，另一部分是用户自己定义的逻辑电路。按系统没计的要求将这些功能模块连接在一起就完成了芯片的没计,各个核或功能块的连接目前还没有统一的称准，因不同的没计而定，一般应满足一定的时序要求。作为核基设计的第一步是选择合适的核，这主要从核的功能、性能可靠性和实现技术几方而来选择。图1核基设计芯片示意图一个核首先要有核的功能描述文件，用于说明该核的功能、时序要求等，如图2所示，其次还要包拈设计实现和没计验证两个方面的文件，即不但要有实现核

7、功能的寄存器传输级(RTL)源码或网表，还要有用丁•核实现后验证逻辑功能正确性的仿真模型和测试向量。硬核的实现较简单，类似于PCB没计中1C芯片的使用，软核的使用情况较为复杂，实现后的性能与使用者的具体实现方式有关，为保证软核的性能，软核提供者一般还提供综合描述文件，用于指导软核的综合，固核的使用介于上述二者之间。图2核由设计实现和设计验证组成很多核提供者都提供核的评价环境和演示、开发板，便于用户了解核的功能和使用。核基FPGA没计流程如图3所示。没计输入部分包括：1)用户设计逻辑、软核、固核或硬核仿真模型的输入，2)功能仿真，3)逻辑综合。其

8、中仿真模型是一个行为级模型，只用作功能仿真，不进行综合。图3核基FPGA设计流程设计的输入一般是采用HDL语言，如VHDL、Verilog等，输入完设